PCB LAYOUT三種特殊走線技巧

凡億PCB · 發(fā)表于 2013-8-7 09:13:51

下面從直角走線，差分走線，蛇形線三個(gè)方面來闡述PCB layout的走線：

一、直角走線（三個(gè)方面）

直角走線的對信號的影響就是主要體現(xiàn)在三個(gè)方面：一是拐角可以等效為傳輸線上的容性負(fù)載，減緩上升時(shí)間；二是阻抗不連續(xù)會造成信號的反射；三是直角尖端產(chǎn)生的EMI，到10GHz以上的RF設(shè)計(jì)領(lǐng)域，這些小小的直角都可能成為高速問題的重點(diǎn)對象。

二、差分走線（“等長、等距、參考平面”）

何為差分信號（Differential Signal）？通俗地說就是驅(qū)動端發(fā)送兩個(gè)等值、反相的信號，接收端通過比較這兩個(gè)電壓的差值來判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。差分信號和普通的單端信號走線相比，最明顯的優(yōu)勢體現(xiàn)在以下三方面：

( d% `: l* a1 [
1、抗干擾能力強(qiáng)，因?yàn)閮筛罘肿呔€之間的耦合很好，當(dāng)外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩條線上，而接收端關(guān)心的只是兩信號的差值，所以外界的共模噪聲可被完全抵消。

! E8 s. c( ^3 c3 ]" u3 j2、能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

; i I6 K# u8 {- [
3、時(shí)序定位精確，由于差分信號的開關(guān)變化是位于兩個(gè)信號的交點(diǎn)，而不像普通單端信號依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號技術(shù)。

三、蛇形線 (調(diào)節(jié)延時(shí))

蛇形線是Layout中經(jīng)常使用的一類走線方式。其主要目的就是為了調(diào)節(jié)延時(shí)，滿足系統(tǒng)時(shí)序設(shè)計(jì)要求。其中最關(guān)鍵的兩個(gè)參數(shù)就是平行耦合長度（Lp）和耦合距離（S），很明顯，信號在蛇形走線上傳輸時(shí)，相互平行的線段之間會發(fā)生耦合，呈差模形式，S越小，Lp越大，則耦合程度也越大�？赡軙䦟�(dǎo)致傳輸延時(shí)減小，以及由于串?dāng)_而大大降低信號的質(zhì)量，其機(jī)理可以參考對共模和差模串?dāng)_的分析。下面是給Layout工程師處理蛇形線時(shí)的幾點(diǎn)建議：

! E. l3 n: H% |) B5 n1、盡量增加平行線段的距離（S），至少大于3H，H指信號走線到參考平面的距離。通俗的說就是繞大彎走線，只要S足夠大，就幾乎能完全避免相互的耦合效應(yīng)。

$ ?' W( l" i/ m; Y6 I
2、減小耦合長度Lp，當(dāng)兩倍的Lp延時(shí)接近或超過信號上升時(shí)間時(shí)，產(chǎn)生的串?dāng)_將達(dá)到飽和。

+ q. u5 h" R9 p3、帶狀線（Strip-Line）或者埋式微帶線（Embedded Micro-strip）的蛇形線引起的信號傳輸延時(shí)小于微帶走線（Micro-strip）。理論上，帶狀線不會因?yàn)椴钅４當(dāng)_影響傳輸速率。

1 H% ~, K8 m% {, I8 S- Y4、高速以及對時(shí)序要求較為嚴(yán)格的信號線，盡量不要走蛇形線，尤其不能在小范圍內(nèi)蜿蜒走線。

! Z$ {5 [' H5 F* m) F, G2 b* P5、可以經(jīng)常采用任意角度的蛇形走線，能有效的減少相互間的耦合。

3 l6 `& B: u, z! f ]' f/ w, n) t6、高速pcb設(shè)計(jì)中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號質(zhì)量，所以只作時(shí)序匹配之用而無其它目的。

2 s- q# Z& o0 o7 f/ ]
7、有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。