北京嵌入式軟件培訓(xùn)_JTAG邊界掃描的嵌入式計(jì)劃

小嵌

北京嵌入式軟件培訓(xùn)_JTAG邊界掃描的嵌入式計(jì)劃,   

  

1990年，IEEE批準(zhǔn)了被稱(chēng)為邊界掃描的1149.1標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)由聯(lián)合行為測(cè)試組（JTAG）開(kāi)發(fā)，其開(kāi)發(fā)用于幫助解決由日益增加的較大規(guī)模IC和高密度多層印制電路板（PCB）所引發(fā)的不可阻擋的測(cè)試問(wèn)題。

測(cè)試PCB的老式“釘床”測(cè)試方法已不再能滿足工作，并無(wú)法進(jìn)入到電路中，甚至IC上的管腳，這使得測(cè)試變得極其困難。具備邊界掃描，IC和電路板制造商就能夠提供完全自動(dòng)化測(cè)試。

多年來(lái)，該標(biāo)準(zhǔn)已作了定期更新，并且所有硬件和軟件制造商已經(jīng)出現(xiàn)支持測(cè)試的努力。由于近來(lái)的變化，該標(biāo)準(zhǔn)成為嵌入式設(shè)計(jì)平臺(tái)的一部分。邊界掃描現(xiàn)在存在于被稱(chēng)為嵌入式儀器的新的測(cè)試和測(cè)量方法的核心。

JTAG滿足的測(cè)試

過(guò)去，電路板直接進(jìn)行功能測(cè)試，電路板接通電源和激勵(lì)信號(hào)，來(lái)考察其是否能滿足設(shè)計(jì)（圖1）。測(cè)試將在正常的設(shè)計(jì)頻率和速度下執(zhí)行。這樣的測(cè)試是在釘床型的在線測(cè)試儀（ICT）上實(shí)現(xiàn)的。缺陷被發(fā)現(xiàn)并修復(fù)。

  

然而，多年的測(cè)試經(jīng)驗(yàn)已經(jīng)表明，最大的失敗是結(jié)構(gòu)性。一些統(tǒng)計(jì)數(shù)字表明，99％以上的所有錯(cuò)誤并不在于不良IC或設(shè)計(jì)錯(cuò)誤，而是在于PCB板和焊料的缺陷，例如開(kāi)焊點(diǎn)、冷焊點(diǎn)、焊盤(pán)翹起、焊點(diǎn)橋接、扭轉(zhuǎn)部分，以及其他物理問(wèn)題。這就是為什么要對(duì)最復(fù)雜的電路板進(jìn)行測(cè)試，在功能性ICT之前要檢測(cè)結(jié)構(gòu)性問(wèn)題。

例如，在復(fù)雜PCB板裝配后，第一步就是目視檢查。工程師可以手動(dòng)和眼看電路板，來(lái)檢查是否所有部件都具備，并且方向正確且焊接正確。這一步還可能包括光學(xué)機(jī)器視覺(jué)檢查和/或X光檢查。二者在檢測(cè)初步的缺陷中都是有用的，這包括了不良焊接或無(wú)焊接。

結(jié)構(gòu)性測(cè)試是下一步。這里是在進(jìn)行邊界掃描。其提供了對(duì)開(kāi)路、短路和無(wú)焊接，以及其他方法無(wú)法確定的不良焊接進(jìn)行詳細(xì)測(cè)試的方法。采用邊界掃描，該項(xiàng)測(cè)試自動(dòng)識(shí)別問(wèn)題，從而快速進(jìn)行修復(fù)和校正。

這之后，進(jìn)行通常的功能性測(cè)試。繼續(xù)采用ICT或釘床測(cè)試頭，這實(shí)現(xiàn)了與電路板銅和焊料的連接，從而提供了測(cè)試信號(hào)和測(cè)量。功能性測(cè)試與修復(fù)之后，進(jìn)行整體的系統(tǒng)測(cè)試，從而結(jié)束這一過(guò)程。這種系統(tǒng)測(cè)試包括了環(huán)境影響評(píng)價(jià)，以及軟件和配置過(guò)程。

JTAG標(biāo)準(zhǔn)概述

邊界掃描后的基本思想是，因?yàn)樵贗C中或某些PCB板上的大部分點(diǎn)是無(wú)法進(jìn)入的，設(shè)計(jì)師可以建立測(cè)試/接入電路，這將使得工程師可以讀取特定節(jié)點(diǎn)的狀態(tài)或者用外部信號(hào)來(lái)激勵(lì)一個(gè)節(jié)點(diǎn)。

目前，許多（大部分）大規(guī)模IC、球柵陣列（BGA）、系統(tǒng)級(jí)芯片（SoC）、ASIC、FPGA，以及多芯片模塊都具有內(nèi)置的邊界掃描電路。多層的高密度PCB也提出了測(cè)試問(wèn)題。這個(gè)概念是建立了大量測(cè)試接入點(diǎn)，以便完整的電路或其中一部分可以進(jìn)行外部測(cè)試。

  

圖2表示了基本的邊界掃描結(jié)構(gòu)。要測(cè)試的IC邏輯塊被連接到多個(gè)邊界掃描單元。當(dāng)生產(chǎn)該芯片時(shí)，這些單元是與IC電路是一起建立的。每個(gè)單元可以監(jiān)測(cè)或激勵(lì)電路中的一個(gè)點(diǎn)。采用觸發(fā)器和多路復(fù)用器，該單元可以用于任何并入/并出或串入/串出操作（圖3）。

  

然后這些單元串行鏈接形成長(zhǎng)的移位寄存器，該寄存器串行輸入、指定測(cè)試數(shù)據(jù)輸入（TDI），并且測(cè)試數(shù)據(jù)輸出（TDO）串行輸出端口成為JTAG接口基本的I/O。移位寄存器由外部測(cè)試時(shí)鐘（TCK）來(lái)提供時(shí)鐘。為了給電路提供激勵(lì)，測(cè)試位移入到寄存器中。即所謂的測(cè)試向量。

為了監(jiān)測(cè)進(jìn)行測(cè)試的電路，對(duì)電路的狀態(tài)進(jìn)行采樣，并存儲(chǔ)在移位寄存器中。然后，其串行移出，其中軟件用來(lái)將測(cè)試模式與所預(yù)期的模式進(jìn)行比較。當(dāng)在PCB板上使用多個(gè)具備JTAG功能的芯片時(shí)，每個(gè)芯片的串行數(shù)據(jù)I/O與所有其他部分是串行鏈，并且最終的結(jié)果出現(xiàn)在單一的JTAG接口上。

TCK速率與任何系統(tǒng)時(shí)鐘無(wú)關(guān)。TCK是獨(dú)立的時(shí)鐘，通常在10到100MHz范圍內(nèi)；10、25和40MHz速率是很常見(jiàn)的。

除了串入、串出和時(shí)鐘信號(hào)，還提供了測(cè)試模式選擇（TMS）輸入，以及可選的測(cè)試復(fù)位引腳（TRST）。TMS、TCK、TRST信號(hào)用于16-狀態(tài)的有限狀態(tài)機(jī)，即測(cè)試訪問(wèn)端口（TAP）控制器。隨著外部二進(jìn)制指令，其控制了所有可能的邊界掃描功能。

在圖2中的指令寄存器解碼了四個(gè)強(qiáng)制指令（Extest、Bypass、Sample和Preload，參見(jiàn)下表）中的一個(gè)�？蛇x指令為Intest、Idcode、Usercode、Runbist、Clamp和HighZ。

當(dāng)執(zhí)行Idcode時(shí)，對(duì)永久儲(chǔ)存在32位識(shí)別寄存器中的設(shè)備識(shí)別碼進(jìn)行掃描輸出。當(dāng)運(yùn)行Bypass指令時(shí)，TDI通過(guò)1位旁路寄存器連接到TDO。不再需要部分測(cè)試時(shí)，這就縮短了串行邊界寄存器。在某些提供內(nèi)建自測(cè)試（BIST）電路的芯片中，也有結(jié)果數(shù)據(jù)寄存器。該寄存器的輸出可以使用Runbist指令來(lái)移出。

JTAG接口I/O線通常連接到接口卡或盒，再連接到PC上。接口盒包括了存儲(chǔ)器，該存儲(chǔ)器加載了測(cè)試向量位。其還存儲(chǔ)了中間結(jié)果，并與PC進(jìn)行通信，PC測(cè)試軟件駐留在存儲(chǔ)器中。商業(yè)軟件提供了按照測(cè)試需要將數(shù)據(jù)移入和移出器件或PCB板的方法。

  

部分JTAG標(biāo)準(zhǔn)定義了邊界掃描描述語(yǔ)言（BSDL），它定義了所有的邊界掃描特性，功能以及在每顆IC內(nèi)構(gòu)建的邏輯。芯片供應(yīng)商為每顆IC提供了供其使用的BSDL文件。

測(cè)試軟件需要兩件事來(lái)進(jìn)行PCB板測(cè)試：用于PCB板上每顆芯片的BSDL文件，以及定義了PCB板上連接的電路板網(wǎng)表。有了這一數(shù)據(jù)，測(cè)試軟件生成程序功能就創(chuàng)建了基本的測(cè)試程序和序列。然后，它就可以執(zhí)行測(cè)試。此后，該軟件會(huì)提供一份結(jié)果報(bào)告。

如前所述，多年來(lái)，原始的JTAG標(biāo)準(zhǔn)已經(jīng)進(jìn)行了更新和補(bǔ)充。以下是目前IEEE標(biāo)準(zhǔn)名稱(chēng)的摘要：


IEEE 1149.1：已經(jīng)多次作了修訂和更新的原始標(biāo)準(zhǔn)。
IEEE 1149.4：混合信號(hào)器件的模擬邊界掃描；針對(duì)模擬輸入和模擬輸出測(cè)試增加了兩個(gè)額外的引腳；沒(méi)有被廣泛使用。
IEEE 1149.6：AC邊界掃描；用于測(cè)試高速I(mǎi)/O的電容耦合版本，例如低壓差分信號(hào)（LVDS）。
IEEE 1149.7：已經(jīng)減少了引腳數(shù)量的版本（五到兩個(gè)進(jìn)行復(fù)用），并增強(qiáng)了功能測(cè)試。
IEEE 1532：在線系統(tǒng)配置；采用邊界掃描來(lái)對(duì)閃存、嵌入式控制器的存儲(chǔ)器、復(fù)雜可編程邏輯器件（CPLD）和FPGA來(lái)進(jìn)行編程。
IEEE P1581：靜態(tài)器件互連測(cè)試，用于存儲(chǔ)器器件。
IEEE P1687：嵌入式儀器的訪問(wèn)和控制，其處理更高速度、更高密度的芯片、電路板和系統(tǒng)的測(cè)試；稱(chēng)為IJTAG（內(nèi)部JTAG）的標(biāo)準(zhǔn)尚在計(jì)劃之中；了解更多詳情，請(qǐng)?jiān)L問(wèn)http://grouper.ieee.org/groups/xxxx，其中xxxx為1149、1532、1581或1687。

市場(chǎng)上硬件和軟件產(chǎn)品關(guān)鍵是具備成功的邊界掃描應(yīng)用。JTAG科技公司的JT 37x7/APC插入到安捷倫3070中，這是一種在自動(dòng)測(cè)試設(shè)備（ATE）電路板測(cè)試中廣泛使用的ICT產(chǎn)品（圖4）。



  


據(jù)該公司稱(chēng)，將結(jié)構(gòu)性和功能性測(cè)試相結(jié)合，以及一款產(chǎn)品中的系統(tǒng)內(nèi)編程在測(cè)試速度和精度上產(chǎn)生了經(jīng)濟(jì)和收益。機(jī)架式的版本為集成到現(xiàn)有測(cè)試系統(tǒng)中提供了方便。

邊界掃描應(yīng)用成功的最終“秘訣”是軟件。在ASSET InterTech公司的ScanWorks套件中基于PC的工具可以配置為設(shè)計(jì)驗(yàn)證，并在生產(chǎn)過(guò)程中首次出現(xiàn)在開(kāi)發(fā)環(huán)境、測(cè)試建立、應(yīng)用和診斷中，在處理器和FPGA/CPLD的Flash和邏輯編程中，以及在現(xiàn)場(chǎng)測(cè)試和修復(fù)期間的故障排除和診斷中。該公司還具有一系列完整的硬件配件來(lái)配合ScanWorks。JTAG科技公司也有類(lèi)似的軟件，即JTAG ProVision和JTAG Visualizer。

邊界掃描的應(yīng)用嵌入式零基礎(chǔ)班, stm嵌入式開(kāi)發(fā), 嵌入式簡(jiǎn)單課題, 嵌入式智能終端設(shè)計(jì), 嵌入式智能儀表技術(shù), 嵌入式事業(yè)部, 嵌入式物聯(lián)網(wǎng)工資, 嵌入式控制系統(tǒng)實(shí)驗(yàn), 嵌入式多媒體卡, 嵌入式什么是中斷, 嵌入式開(kāi)發(fā)的學(xué)習(xí), 嵌入式復(fù)位屬于異常, 嵌入式的應(yīng)用領(lǐng)域, 嵌入式系統(tǒng)簡(jiǎn)稱(chēng), 嵌入式實(shí)時(shí)時(shí)鐘, 嵌入式硬件空間, 嵌入式+延時(shí)函數(shù), 嵌入式和算法區(qū)別, 嵌入式arm樹(shù)莓派, 嵌入式上位機(jī)的介紹, 嵌入式背景音樂(lè)功放機(jī), 嵌入式cpu內(nèi)核網(wǎng), dfbi嵌入式旋轉(zhuǎn),

原來(lái)的邊界掃描系統(tǒng)是建立用來(lái)方便進(jìn)行高密度PCB板產(chǎn)品測(cè)試的。它已被迅速合并到許多IC中。在每顆芯片中具備邊界掃描功能，PCB板可以在IC之間進(jìn)行短路、開(kāi)路以及互連的充分測(cè)試。盡管這仍然是邊界掃描的主要應(yīng)用，但其他應(yīng)用也已經(jīng)出現(xiàn)。邊界掃描目前廣泛應(yīng)用在產(chǎn)品設(shè)計(jì)、樣機(jī)調(diào)試和現(xiàn)場(chǎng)服務(wù)中。

在產(chǎn)品開(kāi)發(fā)中，邊界掃描是測(cè)試和調(diào)試電路板原型的好方法。對(duì)于體積小、多層、高密度、BGA封裝和窄間距IC的復(fù)雜PCB板，其可以在沒(méi)有特別的在線測(cè)試裝置下進(jìn)行測(cè)試。這是因?yàn)槟壳笆褂玫拇蟛糠种饕狪C都結(jié)合了JTAG端口。這對(duì)幾乎每個(gè)嵌入式控制器和處理器，以及大部分CPLD和FPGA尤其如此。

對(duì)于特定CPU上軟件的調(diào)試，JTAG接口可以用來(lái)從CPU下載代碼，預(yù)加載，運(yùn)行程序，然后查看寄存器和存儲(chǔ)器的內(nèi)容，從而確定正確的操作。JTAG還廣泛用于仿真。采用適當(dāng)?shù)能浖�，可以建立測(cè)試程序來(lái)測(cè)試和調(diào)試產(chǎn)品。

目前JTAG的關(guān)鍵作用就是對(duì)IC進(jìn)行編程。嵌入式控制器可以具有其內(nèi)部的編程閃存。任何可編程芯片都可以按照其JTAG接口的需要進(jìn)行初步編程和更新。FPGA和CPLD同樣可以進(jìn)行編程，并在后來(lái)按照要求進(jìn)行更新。當(dāng)對(duì)PCB進(jìn)行裝配時(shí)，這允許安裝未編程的芯片，在裝配之前對(duì)芯片進(jìn)行編程可以節(jié)省額外的時(shí)間和成本�？梢栽谧詈蟮墓δ軠y(cè)試之前進(jìn)行編程。

邊界掃描也已實(shí)現(xiàn)了現(xiàn)場(chǎng)服務(wù)、執(zhí)行軟件升級(jí)、更新閃存ROM，或編程CPLD或FPGA。此外，它可以用于基本的故障診斷功能，從而快速精確地找出問(wèn)題。

由于可測(cè)性設(shè)計(jì)（DFT）和BIST特性已結(jié)合到更新、更復(fù)雜的芯片中，JTAG已起到作用。到目前為止，更大規(guī)模的SoC以及在最終產(chǎn)品中更難以單獨(dú)測(cè)試。因此，芯片設(shè)計(jì)師已向這些芯片中嵌入了額外的硬件，以便其能夠?qū)ψ约哼M(jìn)行測(cè)試。該功能極大減少了芯片的測(cè)試時(shí)間和成本，并在很多情況下，其可以消除對(duì)昂貴ATE的需要。

盡管BIST硬件明顯增加了芯片的硅面積，但其與全芯片電路相比通常很小。額外的電路也會(huì)降低性能、造成時(shí)間問(wèn)題，并增加其他無(wú)用開(kāi)銷(xiāo)。不過(guò)，為了能夠更快更便宜地測(cè)試芯片與系統(tǒng)，通常這些缺點(diǎn)是無(wú)足輕重的。

有幾種類(lèi)型的BIST分類(lèi)，如邏輯BIST和存儲(chǔ)器BIST（圖5）。模擬BIST并不常見(jiàn)，但對(duì)模擬和混合信號(hào)測(cè)試有著不斷增加的需求。偽隨機(jī)測(cè)試模式發(fā)生器有助于創(chuàng)建待測(cè)電路（CUT）的測(cè)試信號(hào)。然后電路的輸出被儲(chǔ)存在一個(gè)或多個(gè)結(jié)果寄存器中，這將被掃描輸出來(lái)進(jìn)行分析。

在某些情況下，也在片內(nèi)作了對(duì)理想結(jié)果的比較，以便輸出是簡(jiǎn)單的通過(guò)/失敗指示。在更新的BIST中，輸入和輸出均通過(guò)數(shù)據(jù)壓縮處理來(lái)極大降低測(cè)試位和用來(lái)進(jìn)行分析的輸出數(shù)據(jù)的數(shù)量。在具有數(shù)以?xún)|計(jì)電路的更大規(guī)模芯片中，測(cè)試數(shù)據(jù)量可以擊敗測(cè)試工程師，更不用提任何測(cè)試設(shè)備了。

  

通常，龐大的測(cè)試向量文件被壓縮后發(fā)送到BIST電路。然后，測(cè)試位被解壓縮并用于測(cè)試。最后，輸出結(jié)果在讀出之前被壓縮。壓縮提供了壓縮高達(dá)100倍的輸出字或符號(hào)，這對(duì)于分析最為方便和快捷。

此外，壓縮被用來(lái)阻止黑客通過(guò)讀取掃描鏈來(lái)竊取數(shù)據(jù)，密鑰和IP機(jī)密。壓縮基本上解決了這一問(wèn)題。Mentor Graphics公司的TestKompress就是一個(gè)這種壓縮的例子。

在芯片內(nèi)實(shí)現(xiàn)BIST的另一種方法就是連接所有觸發(fā)器和寄存器串聯(lián)進(jìn)入掃描鏈，這可以提供進(jìn)入測(cè)試狀態(tài)或檢索儲(chǔ)存在鏈中的測(cè)試結(jié)果的一種方法。復(fù)雜的芯片可能有多個(gè)掃描鏈，而不是一條長(zhǎng)的串行鏈，這種長(zhǎng)的串行鏈可能會(huì)減慢測(cè)試。將測(cè)試向量位掃描到芯片中，然后其可以在設(shè)計(jì)速度下進(jìn)行功能測(cè)試。

在測(cè)試中的某些點(diǎn)，捕獲事件出現(xiàn)來(lái)存儲(chǔ)測(cè)試結(jié)果，然后再移出來(lái)與理想輸出進(jìn)行比較。對(duì)這兩種類(lèi)型的BIST，JTAG可能在其用于輸出測(cè)試的數(shù)據(jù)寄存器中用于插入測(cè)試位或捕獲輸出結(jié)果。就目前的情況而言，對(duì)于如何通過(guò)BIST使用JTAG并沒(méi)有標(biāo)準(zhǔn)，但I(xiàn)EEE 1687努力希望能對(duì)這方面進(jìn)行彌補(bǔ)。

歡迎嵌入式儀器

由于半導(dǎo)體特征尺寸持續(xù)縮小到65nm及以下范圍，芯片密度和復(fù)雜性不斷增加，使得供應(yīng)商可以將更多電路集成到單一芯片中。這些更小幾何尺寸也允許更高的數(shù)據(jù)速率，以及高達(dá)5GHz的頻率。正是這些導(dǎo)致更測(cè)試這些芯片和電路板更為困難。

該問(wèn)題已經(jīng)迫使芯片供應(yīng)商要超越掃描鏈和JTAG來(lái)創(chuàng)立創(chuàng)新的技術(shù)來(lái)對(duì)這些先進(jìn)芯片的電路進(jìn)行讀取和測(cè)試。有些是芯片供應(yīng)商的專(zhuān)利，而有些可用于與JTAG進(jìn)行連接�？傊�，這些技術(shù)被稱(chēng)為嵌入式儀器。

這一測(cè)試問(wèn)題對(duì)大多數(shù)新計(jì)算機(jī)和其他設(shè)備中所采用的最新高速串行總線而言特別緊迫。PCI Express、光纖信道、10Gb/s以太網(wǎng)、串行ATA（SATA）、全緩沖DIMM（FBD），以及其他的例子。

相當(dāng)大的失真和信號(hào)衰減發(fā)生在5Gb/s速度及以上，甚至超過(guò)幾英寸的PCB線寬，很難真正了解信號(hào)看起來(lái)像什么。連接這樣的線范圍，甚至?xí)�引入進(jìn)一步的失真。由于這種傳統(tǒng)方法已不再有用，新的嵌入式測(cè)試方法是針對(duì)制圖板。

該計(jì)劃移動(dòng)部分或全部測(cè)試儀器或片內(nèi)電路。嵌入式儀器是BIST的擴(kuò)展。它一般可以定義為任何設(shè)計(jì)驗(yàn)證、測(cè)試或?qū)η度朐趦?nèi)核、SoC、系統(tǒng)級(jí)封裝（SiP）、電路板，或系統(tǒng)中的IP進(jìn)行調(diào)試，這些可以通過(guò)設(shè)計(jì)、測(cè)試或制造的使用來(lái)實(shí)現(xiàn)測(cè)試、測(cè)量或其他工程任務(wù)。

因?yàn)榍度胧絻x器尚在起步階段，并沒(méi)有標(biāo)準(zhǔn)。但I(xiàn)EEE 1149.1 JTAG組提出了邊界掃描標(biāo)準(zhǔn)的擴(kuò)展，這將允許JTAG TAP來(lái)管理配置、操作，并從該嵌入式儀器電路中收集數(shù)據(jù)。這一努力也支持IEEE 1687或IJTAG。

“當(dāng)你剛剛開(kāi)始，你會(huì)發(fā)現(xiàn)嵌入式儀器對(duì)于業(yè)界邁向更高速度、更小尺寸，以及更大密度是至關(guān)重要的，”ASSET InterTech公司總裁兼CEO Glenn Woppman說(shuō)。

“不是每個(gè)人稱(chēng)其為嵌入式儀器，但大部分嵌入邏輯，尋址問(wèn)題例如設(shè)計(jì)驗(yàn)證、測(cè)試、調(diào)試、器件和電路板監(jiān)測(cè)以及其他類(lèi)型的儀其功能。正是我們將稱(chēng)其為嵌入式儀器，”Woppman補(bǔ)充說(shuō)。

ASSET公司對(duì)嵌入式儀器有信心，其能夠成為一家致力于提供嵌入式儀器開(kāi)放工具的公司。該公司新的座右銘是“推動(dòng)嵌入式儀器”（圖6）。

  




當(dāng)你涉及到嵌入式儀器，它可被視為測(cè)試與測(cè)量行業(yè)的未來(lái)發(fā)展。這是超越虛擬儀器及其模塊化硬件和軟件（如美國(guó)國(guó)家儀器公司的LabVIEW）一代的一步。ASSET InterTech公司的ScanWorks JTAG軟件平臺(tái)似乎變成了嵌入式儀器LabVIEW的偉大起點(diǎn)。

英特爾的IBIST（內(nèi)建自測(cè)是互連）設(shè)計(jì)驗(yàn)證和測(cè)試結(jié)構(gòu)允許芯片到芯片的互連測(cè)試，以及PCB上高速總線的設(shè)計(jì)驗(yàn)證。它內(nèi)建到英特爾5300和7300系列四核Xeon處理器為基礎(chǔ)的平臺(tái)中，該平臺(tái)用于服務(wù)器。它也將用于英特爾的下一代Nehalem處理器平臺(tái)。

IBIST通過(guò)余度、誤碼率測(cè)試（BERT）和模式生成測(cè)試來(lái)采用信號(hào)完整性分析。它還采用邊界掃描測(cè)試、系統(tǒng)內(nèi)編程和可測(cè)性設(shè)計(jì)。ASSET公司的ScanWorks對(duì)其進(jìn)行了支持。

很多其他公司也開(kāi)始結(jié)合嵌入式儀器。例如，Altera公司利用其預(yù)加重和均衡鏈路估算（PELE）能夠用于電子設(shè)計(jì)自動(dòng)化（EDA）公司，如Mentor公司，以便設(shè)計(jì)師可以用它來(lái)對(duì)Stratix II GX FPGA進(jìn)行信號(hào)完整性測(cè)量。DAFCA是一家EDA公司，該公司讓芯片設(shè)計(jì)師將可重構(gòu)儀器與其IP庫(kù)結(jié)合。

Logic Vision公司讓設(shè)計(jì)師分配其嵌入式串行器—解串器（SERDES）環(huán)回解決方案，其描述了確定信號(hào)眼失真的參數(shù)。美信將監(jiān)測(cè)儀器結(jié)合到其部分電源管理芯片中。此外，Rambus正在將可編程偽隨機(jī)模式產(chǎn)生儀和位流比較器集成到其存儲(chǔ)器芯片上的I/O塊中。

Synopsys公司目前提供其嵌入式儀器IP的DesignWare驗(yàn)證庫(kù)。Vitesse半導(dǎo)體公司已提出了一系列新的收發(fā)器和SERDES芯片，該芯片結(jié)合其基于均等和獨(dú)特采樣技術(shù)的VScope波形觀察技術(shù)。此外，Xilinx公司的ChipScope Pro實(shí)時(shí)調(diào)試和驗(yàn)證工具將邏輯分析儀、總線分析儀和虛擬I/O儀直接插入到了FPGA中。在未來(lái)的幾個(gè)月中期望在這一領(lǐng)域有更多的新聞和公告。

參考文獻(xiàn)

Laung-Terng Wang, Charles E. Stroud, Nur A. Touba，編輯，系統(tǒng)級(jí)芯片測(cè)試架構(gòu)，納米可測(cè)試性設(shè)計(jì)，Morgan Kaufmann出版社，2008