AD53吳昌強(qiáng) 1片SDRAM的PCB設(shè)計(jì)

小羌66

心得：
1、信號(hào)線、地址線、時(shí)鐘線、控制線要求特性阻抗50OM；
2、每組數(shù)據(jù)線要求同層布線；
3、線距要滿足15mil（3W以上）；
4、相鄰層走線不能重疊；
5、地址線與數(shù)據(jù)線應(yīng)該用地線隔開(kāi)；
6、每組線應(yīng)控制誤差在100mil；

凡億黃老師

沒(méi)什么問(wèn)題，等長(zhǎng)時(shí)注意3W間距，控制好誤差就可以。