求助:verilog里定義特別大的寄存器組比如reg [4

MC夜雨冷風(fēng) · 發(fā)表于 2022-10-17 21:03:35

求助:verilog里定義特別大的寄存器組比如reg [4095:0] data [0:255];這種綜合就特別慢，甚至綜合不了，請(qǐng)問一下該如何解決?急求大佬幫助，困擾我兩周了

圣光之血 · 發(fā)表于 2022-10-17 21:04:00

頂一下

張翔10 · 發(fā)表于 2022-10-17 21:04:18

有人嗎

MC夜雨冷風(fēng) · 發(fā)表于 2022-10-17 21:04:43

你定義的這個(gè)怕是任何板子都實(shí)現(xiàn)不了吧，2^4095=？我計(jì)算器都算不出來，另外你還要有256個(gè)？一個(gè)都這么大，根本不可能

我和玲佑有個(gè)約 · 發(fā)表于 2022-10-17 21:04:55

做成pipeline怎么樣

zeng119 · 發(fā)表于 2022-10-17 21:05:25

你這個(gè)太大了，建議你用ROM

xiang18 · 發(fā)表于 2022-10-17 21:05:36

要不就多設(shè)幾個(gè)寄存器，分段存進(jìn)去。要么就寫進(jìn)fifo或rom

求助:verilog里定義特別大的寄存器組 比如reg [4