芯片VDD引腳連線問(wèn)題，直接將芯片中相同網(wǎng)絡(luò)（如VCC_3.3V）相連有什么弊端嗎？

legend1729 · 發(fā)表于 2024-9-27 22:07:01

在畫雙層低速板，到連線環(huán)節(jié)給芯片的電源引腳與濾波電容相連，發(fā)現(xiàn)有的濾波電容之間VCC_3.3V相連需要打好幾個(gè)過(guò)孔，
而直接將芯片中這兩個(gè)網(wǎng)絡(luò)的引腳相連更方便，但這樣連相比前者有什么缺點(diǎn)嗎？

linyu7 · 發(fā)表于昨天 22:01

對(duì)電源紋波要求不高一般沒(méi)啥問(wèn)題：模擬信號(hào)要求較高、高速信號(hào)要求較高，一般也問(wèn)題不大，
不放心就在引腳處就近分別加一個(gè)電容。總結(jié)來(lái)說(shuō)：一般都問(wèn)題不大

[未解答問(wèn)題] 芯片VDD引腳連線問(wèn)題，直接將芯片中相同網(wǎng)絡(luò)（如VCC_3.3V）相連有什么弊端嗎？