AIP Advances | 制作低損耗絕緣體上鈮酸鋰波導(dǎo)的方法

逍遙設(shè)計自動化

引言
絕緣體上鈮酸鋰(LNOI)波導(dǎo)因其優(yōu)異的光學(xué)性能，在集成光電子技術(shù)中有廣泛應(yīng)用。然而，由于鈮酸鋰(LN)的硬度高、化學(xué)惰性強，且在刻蝕過程中易產(chǎn)生材料再沉積，制作低損耗LNOI波導(dǎo)具有很大挑戰(zhàn)。本文基于美國國家標準與技術(shù)研究院(NIST) NanoFab設(shè)施的研究，介紹了優(yōu)化LNOI波導(dǎo)制作工藝的關(guān)鍵步驟和注意事項[1]。
" c+ s/ ~; }5 C3 o& W) k
9 F! M4 l$ `* _5 Y8 {. P4 `$ Z
! g8 J( }, u. a

掩模選擇與圖形化
選擇合適的掩模材料對獲得高質(zhì)量刻蝕結(jié)構(gòu)非常重要。雖然軟掩模(如電子束光刻膠)使用簡單，但通常會導(dǎo)致側(cè)壁質(zhì)量較差。硬掩模，如鉻(Cr)或二氧化硅(SiO2)，一般能產(chǎn)生更好的結(jié)果。

0 C2 a# l" W2 t. F2 {, j8 r  h7 S為圖形化波導(dǎo)，通常使用電子束光刻(EBL)和正性光刻膠如ZEP520A。將光刻膠旋涂到LNOI芯片上，用EBL曝光，然后顯影。對于硬掩模樣品，在涂覆光刻膠之前需要先沉積掩模材料(如Cr或SiO2)。
8 t9 r% W( o$ _" z" ]) l
圖1：使用ICP RIE圖形化LN的制作過程示意圖。
; a: m6 x* y4 F# J
刻蝕過程
$ _9 h( m7 ]1 j) T! \電感耦合等離子體反應(yīng)離子刻蝕(ICP RIE)是刻蝕LN的首選方法。
' Y1 r" Q2 w# x該過程使用氬(Ar)等離子體物理刻蝕材料。需要優(yōu)化的關(guān)鍵參數(shù)包括：
1 m" _% D+ d2 E. \9 \/ v1 B" V

射頻(RF)功率：控制離子向基板加速，顯著影響刻蝕速率、深度和再沉積。

ICP功率：決定等離子體密度。
腔室壓力
* w5 l/ A8 }. M& O氣體流量
基板溫度


2 S5 c$ k* m6 g6 e! Z9 G
圖2：用于LN刻蝕的ICP腔室示意圖。
, i0 l/ h+ O1 J$ s
- @4 {* L  F* N: C! Y) T
# v$ k8 I& }/ e) l5 HRF功率優(yōu)化
% b5 h% @& ~1 g: g$ Y  a; GRF功率是影響刻蝕和再沉積平衡的關(guān)鍵參數(shù)。在低RF功率下，再沉積材料往往積累在側(cè)壁上。隨著RF功率增加，刻蝕速率超過再沉積速率，導(dǎo)致側(cè)壁更干凈。

9 ?; E7 x# E3 K8 v$ l# S% f/ i圖3：SEM圖像顯示了RF功率對使用Cr掩模樣品再沉積的影響。
4 W* \( Q8 u3 q" u, W8 m
然而，過高的RF功率會導(dǎo)致波導(dǎo)結(jié)構(gòu)損壞。最佳RF功率范圍通常在100-200 W之間，但可能因具體使用的ICP RIE設(shè)備而異。

再沉積物去除
即使優(yōu)化了刻蝕參數(shù)，通常仍有一些再沉積物殘留，需要通過濕法清洗過程去除。改良的RCA-1溶液(NH4OH:H2O2:H2O比例為2:2:1)加熱到85°C對此很有效。

7 ^0 Z0 j! B. g6 O5 v圖4：清洗過程不同階段的LN波導(dǎo)SEM圖像。

% ~/ e" r. H) O6 {, h- Z清洗過程需要仔細優(yōu)化：

持續(xù)時間：清洗不足會留下再沉積物，過度清洗會損壞波導(dǎo)。

方向：樣品應(yīng)在相對于攪拌方向的0°和90°方向上清洗。

溶液新鮮度：改變樣品方向時，應(yīng)準備新的清洗溶液。
[/ol]
+ J  v( [' [1 u) P1 y. J( w) _典型的優(yōu)化清洗過程包括每個方向15分鐘，總共30分鐘。

圖5：SEM圖像顯示了過度清洗導(dǎo)致的波導(dǎo)損壞。

5 `' u. s6 \4 F" {硬掩模比較
雖然Cr和SiO2硬掩模都能產(chǎn)生良好結(jié)果，但它們具有不同特性：

1. 鉻掩模：

由于Cr的多晶結(jié)構(gòu)，在側(cè)壁上產(chǎn)生顆粒狀特征

與SiO2相比，通常產(chǎn)生更光滑的側(cè)壁

不太容易出現(xiàn)溝槽問題
4 ^' N7 H  f1 ]9 U! b
& v9 m0 J! I3 b6 S2 [+ K2 x2. 二氧化硅掩模：

可能在側(cè)壁上產(chǎn)生條紋

更容易在側(cè)壁底部產(chǎn)生溝槽

可能需要額外措施來緩解充電效應(yīng)
. K# A+ U9 D3 y7 Z

! y4 S+ \5 W) ?. l* Q( Y
圖6：比較使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)SEM圖像。

+ G" X# W$ B# T  ]  U" E8 p  D* t
7 Q4 W1 \6 g2 e* l. H% E5 D圖7：使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)FIB-milled橫截面SEM圖像。

. C8 x7 _: a$ E& Q: F, \, N波導(dǎo)制作流程
基于上述優(yōu)化，以下是制作低損耗LNOI波導(dǎo)的流程總結(jié)：

# ?1 ]) h& V$ ?6 ], j1. 基板準備：
從LNOI晶圓開始(如700 nm x切割LN薄膜在2 μm SiO2上，再在Si基板上)
! l9 p4 F2 n! ~) _: k5 O4 r% K使用硫酸高錳酸鉀溶液清洗基板，然后進行RCA清洗

2. 硬掩模沉積：

使用電子束蒸發(fā)沉積50 nm Cr

(替代方案：500 nm PECVD SiO2 + 10 nm電子束Cr)

3. 光刻：
3 G6 p7 M+ D' W: g- h& {4 a

旋涂ZEP520A電子束光刻膠

進行電子束光刻定義波導(dǎo)圖形

顯影曝光后的光刻膠
9 ~( @+ _3 o* M' B* G7 n! O  T
4. 圖形轉(zhuǎn)移到硬掩模：

使用ICP RIE刻蝕硬掩模層

+ I: X2 V' J5 G# H* ~5. LN刻蝕：

使用優(yōu)化參數(shù)進行LN的ICP RIE刻蝕：
: I3 Y1 Y; X0 h- F0 }1 y    RF功率：150 W
    ICP功率：1500 W
/ }+ D8 T  W! t0 @% ^1 }' A% \    壓力：5 mTorr
7 x1 e0 r1 t5 p1 n    Ar氣體流量：20 SCCM
    溫度：5°C

使用多個短刻蝕循環(huán)，中間有冷卻期，以防止樣品損壞
/ E% `* I& h$ e$ k) H+ b5 b) n
6. 掩模去除：
+ D6 C9 g9 U8 ^3 f

使用適當?shù)目涛g劑去除剩余硬掩模
7 @! G: L6 l  \- m/ [: j
7. 再沉積物清洗：

在加熱的RCA-1溶液中每個方向清洗15分鐘(總共30分鐘)

8. 包覆(可選)：

使用PECVD沉積2 μm SiO2作為上部包覆層

9. 端面準備：

拋光端面以進行光學(xué)耦合

光學(xué)表征
4 g, U/ h( f7 r1 i- y% N為評估制作的波導(dǎo)質(zhì)量，光學(xué)損耗測量非常重要。典型設(shè)置包括使用錐形光纖將1550 nm激光耦合到波導(dǎo)中，并測量輸出功率。


! r: A& }' l& c0 W圖8：測量LNOI波導(dǎo)在1550 nm波長下光學(xué)損耗的實驗裝置示意圖。
1 V4 D# K; y* `* o! t, s

5 l; Y8 \- c4 i& E" z2 E圖9：對八個相同LNOI波導(dǎo)進行的光學(xué)損耗測量結(jié)果。

' a* Z2 ]4 S  ~/ ]8 S9 s4 n* ]使用本文描述的優(yōu)化制作工藝，可以實現(xiàn)長度為4.5 mm的LNOI波導(dǎo)，總損耗(傳播+耦合)約為-10.5 dB。這相當于傳播損耗的上限估計約為2 dB/cm，與文獻報道的數(shù)值具有競爭力。
0 {# ]& b* `' D. z" ^
, s$ D9 ]; M5 L" I; D8 D結(jié)論
9 C/ f. h: w. C! [! A  B  |) L制作低損耗LNOI波導(dǎo)需要仔細優(yōu)化多個工藝步驟，從掩模選擇到刻蝕參數(shù)和刻蝕后清洗。作者認為通過遵循本文提供的指南，研究人員可以開發(fā)可靠的工藝來制作高質(zhì)量LNOI光電子器件，即使在共享潔凈室設(shè)施中也能實現(xiàn)。持續(xù)改進這些技術(shù)將進一步推動集成鈮酸鋰光電子技術(shù)的發(fā)展。
  ^5 {# m1 q3 W* g& H
參考文獻
8 e  }) D- k) ^9 g3 K. z% b[1] CH. S. S. Pavan Kumar, N. N. Klimov, and P. S. Kuo, "Optimization of waveguide fabrication processes in lithium-niobate-on-insulator platform," AIP Advances, vol. 14,

- END -

軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
7 i( Z; [1 i+ }8 ], w, D7 H: i點擊左下角"閱讀原文"馬上申請

( p1 O( F5 e0 \+ ?# ^1 T歡迎轉(zhuǎn)載
+ `! Y: m. H/ x: v# E
8 p2 `8 e$ B3 k& f% O轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
$ h; m- E3 L4 `8 d1 @" x

8 T5 u9 d% f$ `" `. l( h5 _& }, v; ?5 U

1 b/ c$ e$ m0 _+ v% N
8 j2 d+ @6 a% z0 z: r; F關(guān)注我們

) S) \8 u4 ?& n, b/ {

% t  \( c2 R4 K" F5 B) k ) f0 o( a" Z' X- o) [+ F: q) H+ J5 ]4 [

0 Q: U1 g+ ^  I   ^$ E, Y! E# S" v5 ^& S

* p8 S& ], l& G0 J" O$ D! W

                     

5 {8 ]6 y) z4 D: p6 H* A9 u

! t* q# ^2 Y! G; X' }( m8 z關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
: |+ q. g, B& W  V$ y0 J# B& X& k
6 R; G# O9 `$ v$ S: z: ihttp://www.latitudeda.com/
: u% j7 P1 o" t* I（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）