|
Cadence SPB(Silicon Package Board)是一套電子設計自動化(EDA)軟件套件,主要用于集成電路、封裝和PCB的設計、仿真和驗證。它提供了一整套從設計到生產的工具,支持包括電路設計、仿真分析、PCB布線以及封裝技術等多種應用,Cadence 已于2024年9月份發(fā)布了最新的Cadence SPB orcad X and allegro X v24.10版本,帶來了若干的新特性,涵蓋了 PCB 編輯器和高級封裝設計工具。以下是主要的新特性:
Allegro PCB Editor部分3DX Canvas增強功能:
3DX Canvas 現在包括所有 3D Canvas 的功能,并支持更大的設計尺寸,推薦后續(xù)使用3DX Canvas用于所有的 3D 可視化和映射任務,而3D Canvas會在將在未來版本中被Cadence棄用。
新增了Model Mapper模型映射的增強功能,支持對電路板設計的 3D 模型進行映射。
支持使用鍵盤進行 3DX Canvas導航
支持 OpenUSD:
3DX Canvas 現在支持導出到 OpenUSD 格式,可以與 NVIDIA Omniverse 平臺集成。
Shape形狀更新增強:
新增增量凍結形狀更新功能,可以選擇性地更新凍結動態(tài)形狀的部分區(qū)域。
nztpohmrpky64039131351.jpg (138.59 KB, 下載次數: 2)
下載附件
保存到相冊
nztpohmrpky64039131351.jpg
2024-10-24 03:30 上傳
形狀層相鄰形狀的靜態(tài)形狀挖空功能,簡化了跨層設計的挖空管理。
v4xxupncbta64039131451.jpg (175.34 KB, 下載次數: 2)
下載附件
保存到相冊
v4xxupncbta64039131451.jpg
2024-10-24 03:30 上傳
約束管理增強:
新增基于Cross-Section的阻抗約束集,允許在Cross-Section編輯器中直接輸入單端和差分阻抗要求,并生成物理約束集。
ujayonvytue64039131551.jpg (114.94 KB, 下載次數: 3)
下載附件
保存到相冊
ujayonvytue64039131551.jpg
2024-10-24 03:30 上傳
新增換層次數和 Via Stubs 的DRC檢查功能,減少高頻信號傳輸中的完整性問題。
bkvyv3a35ca64039131652.jpg (251.95 KB, 下載次數: 2)
下載附件
保存到相冊
bkvyv3a35ca64039131652.jpg
2024-10-24 03:30 上傳
玻纖效應檢測:
檢測 PCB 層疊材料中的玻纖編織空隙,避免信號完整性問題。
PCB的介質由編織的玻璃纖維構成,并與環(huán)氧樹脂結合,不同的玻纖布有不同的編織風格(見老wu博客里的這篇文章的介紹:https://www.mr-wu.cn/pcb-ji-cai-bo-li-bu-de-gui-ge/),玻纖編織的空隙將會被樹脂填充,也即存在純樹脂而沒有玻璃纖維的縫隙,樹脂與玻璃纖維的介電常數不同,這會造成差分線對兩條線所處的區(qū)域的特性阻抗不一致,會導致信號完整性問題。
xx30ow3pcux64039131752.jpg (181.97 KB, 下載次數: 0)
下載附件
保存到相冊
xx30ow3pcux64039131752.jpg
2024-10-24 03:30 上傳
xlqarcowih164039131852.jpg (145.24 KB, 下載次數: 1)
下載附件
保存到相冊
xlqarcowih164039131852.jpg
2024-10-24 03:30 上傳
使用編織更緊密的介質材料可以解決這個阻抗不一致的問題,但成本高昂。另一種方法是放棄純水平和垂直布線,改用斜線布線,以減少通過玻纖編織空隙布線的可能性,但這種方法耗時費力,而且無法驗證布線情況。
u15gs2mnwgd64039131952.jpg (50.31 KB, 下載次數: 0)
下載附件
保存到相冊
u15gs2mnwgd64039131952.jpg
2024-10-24 03:30 上傳
現在,您可以使用新的檢查功能來計算水平和垂直布線的根平方 (RSS) 長度,當它超過可接受的閾值時,就會報告 DRC 錯誤。
kmmkermkdok64039132053.png (675.67 KB, 下載次數: 0)
下載附件
保存到相冊
kmmkermkdok64039132053.png
2024-10-24 03:30 上傳
差分對焊盤之間的差分對布線
在 BGA 區(qū)域內布線是一項挑戰(zhàn),要確保有足夠的通道來完成布線,特別是BGA內的高速差分對的扇出,在多個差分對通孔之間布線的高速差分對可能會產生電磁場,從而導致信號完整性問題。可以通過仔細布線和手動扇出差分對網絡來協助布線,但布線后的驗證工作與布線工作一樣具有挑戰(zhàn)性。
現在有了一種新的檢查方法,可以計算差分對在另一個差分對的兩個通孔之間布線的次數,使用控制來檢查通孔、引腳或通孔和引腳的組合。此外,還有額外的控制功能,可忽略某些低速差分對,在通孔之間進行布線
1nu5nkee54464039132154.png (635.48 KB, 下載次數: 0)
下載附件
保存到相冊
1nu5nkee54464039132154.png
2024-10-24 03:30 上傳
顯示增強:
支持嵌入的參考標識符和嵌入名稱的顯示,提升布局查看的便捷性。
fppug0lk5jv64039132254.jpg (175.84 KB, 下載次數: 0)
下載附件
保存到相冊
fppug0lk5jv64039132254.jpg
2024-10-24 03:30 上傳
交互式布線增強:
差分對布線的改進包括對過渡區(qū)域、Pad 入口和自定義平滑功能的改進,優(yōu)化差分對的初步布線,減少后續(xù)清理工作。
5wtazuqqieu64039132354.jpg (309.3 KB, 下載次數: 3)
下載附件
保存到相冊
5wtazuqqieu64039132354.jpg
2024-10-24 03:30 上傳
更多的更新細節(jié)老wu就不在這里一一展開了,老wu直接附上 What’s New in Release 24.1 Release_Notes的PDF的機翻中文文檔。由于微信公眾號文章的限制無法直接顯示PDF的內容,有需要的同學可以點擊【閱讀原文】跳轉到老wu的網站上瀏覽,原文鏈接:
https://www.mr-wu.cn/cadence-spb-orcad-x-and-allegro-x-v24-10-free-download/
如何安裝 Cadence SPB 24.1,見下邊的視頻號的視頻
Cadence SPB 24.1的安裝包請訪問下邊的這個鏈接到Cadence的資源匯總分享頁面獲。
https://www.mr-wu.cn/cadence-orcad-allegro-resource-downloads/ |
|