編號20171116公益評審報告

PCBQA

您閱讀的評審報告自于凡億PCB QA評審組(www.fany-online.com)
------------------------------------------------------------------------------------
, l6 a+ i1 I' s# G使用前請您先閱讀以下條款:
1.評審PCB全程保密不外發(fā)，評審之后會進行文件刪除，介意者不要發(fā)送文檔！
% A& W# U; \+ r9 i. v2.評審報告只是局部截圖并添加文字說明，如需更詳細的請內容請聯(lián)系我們評審人員
3.評審意見僅供參考意見，由此造成的任何相關損失網站概不負責 。
$ I* V3 t8 k# t! r/ l' m0 v------------------------------------------------------------------------------------
如果您的PCB需要評審，請以郵件的方式發(fā)送給我們，我們一般在1個工作日之內安排評審
郵件格式：PCB公益評審+項目名稱
' ]; `7 P, B9 x* Q) w, t郵件地址：pcbqa@fany-eda.com
------------------------------------------------------------------------------------

& y+ R, N. c7 \: M' r1、晶體請采用π型濾波方式


6 k6 u1 Y5 d8 U' i5 g) t/ i# z. G

布局要求：

1、布局整體緊湊，一般放置在主控的同一側，靠近主控IC。

2、布局是盡量使電容分支要短（目的：減小寄生電容，）

3、晶振電路一般采用π型濾波形式，放置在晶振的前面。

  G- {( q  S+ i# a

布線要求：

1）走線采取類差分走線；

2）晶體走線需加粗處理：8-12mil，晶振按照普通單端阻抗線走線即可；

3）對信號采取包地處理，每隔50mil放置一個屏蔽地過孔。

4）晶體晶振本體下方所有層原則上不準許走線，特別是關鍵信號線。（晶體晶振為干擾源）。

5）不準許出現(xiàn)stub線頭，防止天線效應，出現(xiàn)額外的干擾。

8、繼電器為干擾源，請對本體下面的所有層都進行挖空處理，并且走線進行加粗處理。

5 c4 l/ x+ K$ |; j5 k$ L

! U: Z  A0 @8 L0 t( N7 l8 j8 _

% x- L/ b5 n; B6 O

PCBQA

2、IC和電阻容的 鋼網層（Paste）層存在問題  請保證和焊盤一樣的大小，目前改成了和阻焊層一樣大了

, u5 H' f" d% V

PCBQA

3、主控電源存在瓶頸 電源走線分析不清楚

按照經驗值 一般是表層20mil過載1A電流，0.5mm過孔能承載1A電流。

PCBQA

5、請注意主干道的處理，沒有分清楚主次  電源瓶頸嚴重小心電源燒壞
) Q# |  K  _' j8 A' p8 j/ y
4 h* f" n" @7 q/ j! C$ W2 `8 m
7 _4 I4 I5 j* ~; a
6 Q& j: n) j+ f. x8 i! I/ ]

8 @# g( X; K' Q) C  ?

PCBQA

6、規(guī)則設置的時候，十字鏈接的寬度 需要設置款一些 不然也會存在瓶頸  如果不在規(guī)則添加可以用Fill的形式填充下 加粗一點
# h7 m" w, C  Z; n# q9 ^1 y- v& u* [/ b

3 ?- H) g: }7 M

PCBQA

7、電阻中間不要走線  可能再手工焊接的時候會出現(xiàn)短路的風險
、

lfly07

很好的資料

lhtlhtl

詳詳細細               

Simonster

不錯很好的講解學習了

小果果

學習些實際經驗