PADS 2層 XD_DE37_421_2.5JACK-01.10 板評審報告20190117

凡億劉老師 · 發(fā)表于 2019-1-19 16:11:47

您閱讀的評審報告自于凡億PCB QA評審組(www.fany-online.com) ( p8 O, v7 ?$ }) K* ~" b. I
------------------------------------------------------------------------------------$ ~# o+ p+ F/ E3 x% h- [
使用前請您先閱讀以下條款:: k' C$ T5 ~7 k1 Z; a5 W6 C7 G9 s
1.評審PCB全程保密不外發(fā)，評審之后會進行文件刪除，介意者不要發(fā)送文檔！, D( i* |- o5 P/ G( \0 `% [
2.評審報告只是局部截圖并添加文字說明，如需更詳細的請內容請聯(lián)系我們評審人員
3.評審意見僅供參考意見，由此造成的任何相關損失網站概不負責# A* M) Z6 g3 M3 u) I4 v3 E' ?1 Q7 C2 s
------------------------------------------------------------------------------------

一．布局問題：

1、【問題分析】：mcu旁邊的晶振布局存在一定問題。

【問題改善建議】：濾波電容靠近對應的管腳擺放，且晶振的布局以及走線都需要考慮到π型濾波；而且晶振是個干擾源，要進行包地處理。

2、【問題分析】：這個是vmcu的輸入處，也是板上電源得來源。Pcb上沒有這個器件。

【問題改善建議】：此處是板上電源的來源；我們在導入封裝后建議對比下原理圖，保證pcb上封裝的完整性；這樣的錯誤容易造成大麻煩。

3.【問題分析】：usb 的DM和DP 是一對90歐姆的差分，布局存在問題。

【問題改善建議】注意信號的流向，對布局進行調整。

二．布線問題：

1.【問題分析】：SD卡中的 clk時鐘信號需要包地處理。

【問題改善建議】將線盡量的調整，SD卡的所有信號線走同一層；他的時鐘信號要進行包地處理防止被干擾（不包地則與其他信號保持20mil以上的間距）；且所有信號與時鐘信號等長，誤差在+/-300mil。

2.【問題分析】：mipi 差分沒有耦合。

【問題改善建議】：差分對的信號線走線不耦合，就打不到其與其的效果；差分限號走線保持耦合。

3.【問題分析】：該信號為 GSENSOR 的電源輸入，線的寬度和信號線一樣，寬度不夠。

【問題改善建議】：在設置規(guī)則時，創(chuàng)建一個CLASS 將板上所以電源都放在一個CLASS里。對電源線進行加粗處理；電源線太細，這種情況就和水管流水一樣，入口的很小后面管子不管多大都只能過小的水流，水流大了的時候可能會造成爆管的發(fā)生，同樣這邊會可能造成板子過載不足燒壞的情況發(fā)生。

4.【問題分析】：3.3v一般為整版IO信號的電源輸入，導線寬度不夠，載流不夠，容易出現(xiàn)瓶頸。

【問題改善建議】：同上。

5.【問題分析】：usb1dm與usb1dp 信號距離其他信號線太近；會對其造成信號干擾。

【問題改善建議】：差分走的時候就可以拉上地線跟著它們一起走，進行包地處理（不包地，差分和其他信號線和銅的間距大于或等于20mil）。

6.【問題分析】：板中，線與線的間距，以及過孔的位置不太一致，導致板子整體看上去比較亂。要盡量拉直，同時孔也一樣要打齊還有板上過孔大小為什么不一致。

【問題改善建議】：盡量多使用把線拉直，保持相同的間距；打過孔也是一樣，盡量在一個水平線上，保持美觀；這樣在覆銅的時候能保證銅皮能正常通過，同時減少死銅和尖角銅的出現(xiàn)的。盡量保持過孔的尺寸相同（不需要改過孔大小可以去增加過孔數量）；尺寸數量過多，會增加生產成本。