學(xué)生嵌入式培訓(xùn)_為嵌入式處理設(shè)計(jì)選擇合適的開發(fā)工具

小嵌

學(xué)生嵌入式培訓(xùn)_為嵌入式處理設(shè)計(jì)選擇合適的開發(fā)工具,   

如果問使用嵌入式開發(fā)工具的用戶，他們需要什么功能來滿足其下一代終極處理設(shè)計(jì)的需要，他們必然會(huì)回答:“性能和先進(jìn)的處理功能�！� 為了滿足嵌入式環(huán)境的要求，工程師必須設(shè)法從現(xiàn)有大多數(shù)成本經(jīng)濟(jì)的器件中一點(diǎn)點(diǎn)地挖掘出性能，并且，他們在設(shè)計(jì)和調(diào)試兩個(gè)方面都需要方便使用的工具，因此，選擇一個(gè)性能強(qiáng)大具有先進(jìn)的處理功能的開發(fā)工具對工程師的設(shè)計(jì)工作至關(guān)重要。

xilinx platform studio（ xps）是一款普遍使用的嵌入式開發(fā)套件（ edk），其升級版xps 8.2版本新增加了獨(dú)特的功能和性能，可進(jìn)一步提高嵌入式系統(tǒng)設(shè)計(jì)的效率，通過這一新版本，工程師可以獲得針對目前業(yè)界速度非�？斓� fpga產(chǎn)品，如virtex-5 lx器件的嵌入式處理支持。下面將介紹xps 8.2版本的一些新功能和增強(qiáng)的性能。

xps 8.2增加了新型的高度最優(yōu)化的microblaze軟處理核，支持一體化的powerpc浮點(diǎn)單元（fpu），并且增加了對virtex-5 lx最新器件的支持。與其純粹利用單個(gè)處理器的時(shí)鐘頻率來衡量性能提升的程度，嵌入式設(shè)計(jì)工程師不如利用集成了更快速的硬處理核、靈活的軟處理核及附加的協(xié)處理引擎所有優(yōu)勢的xps套件，不論它們是fpu、其他ip或用于卸載和分配工作負(fù)載的附加的處理核。此外，新型的xps增加了大量的增強(qiáng)功能、調(diào)試可視性，并在使用方便性上進(jìn)行了改進(jìn)。

新型器件和處理支持

　　virtex-5 lx器件是在65nm的三柵極氧化層架構(gòu)上集成了高級系統(tǒng)功能，從而能夠完全支持嵌入式處理。與上一代fpga相比，virtex-5技術(shù)把半導(dǎo)體器件的性能提高了30%，與此同時(shí)，功耗降低了30%以上。靈活的處理ip外設(shè)容許工程師精確地構(gòu)建需要的定制解決方案，而不必增加額外的器件成本或在昂貴但不需要的器件選擇上造成浪費(fèi)。

　　為了在高性能virtex-5 lx器件中最有效地利用嵌入式設(shè)計(jì)，賽靈思優(yōu)化了microblaze用于65nm工藝的軟處理核，并且增加了一些特殊的增強(qiáng)功能，嵌入式算it行業(yè)嗎, �？低�視嵌入式面試題, 深圳嵌入式一般工資, 嵌入式開發(fā)需求少, 嵌入式瀏覽器的發(fā)展, 對嵌入式課程的認(rèn)識, 嵌入式臉盆怎么粘, 做嵌入式工程師, 木桶spa嵌入式, 高考中嵌入式, 嵌入式金本電工, 嵌入式擾動(dòng)是指, 嵌入式開發(fā)教材, 嵌入式開發(fā)職業(yè)認(rèn)知, vr中的嵌入式, 嵌入式ai上市公司, 硬件嵌入式開發(fā)經(jīng)歷, 嵌入式在線視頻, 嵌入式編程能力提升, rust嵌入式, 歐普嵌入式卡簧, 表格統(tǒng)計(jì)圖嵌入式, 以實(shí)現(xiàn)每條指令較少的周期（cpi）。賽靈思的microblaze 5.0處理器配備5級管線及可選的4或8字高速緩沖存儲(chǔ)器以提升性能。新型的microblaze嵌入式處理器與為初期的實(shí)例編寫的代碼后向兼容，所以，工程師不會(huì)因處理器的退化而遇到麻煩。那些采用spartan系列fpga進(jìn)行嵌入式設(shè)計(jì)的工程師們可以繼續(xù)沿用現(xiàn)有的microblaze 4.0核，這個(gè)核已經(jīng)針對高性能應(yīng)用進(jìn)行了優(yōu)化，而且同時(shí)擁有最小的占位面積。

　　實(shí)際上，在基系統(tǒng)生成器（base system builder）設(shè)計(jì)向?qū)��?nèi)，platform studio工具套件自動(dòng)地針對合適的fpga器件把優(yōu)化的microblaze核進(jìn)行例示。除非工程師想手工完成這個(gè)過程，否則，要讓設(shè)計(jì)向?qū)�為你�?yōu)化核配置以加速設(shè)計(jì)。工程師不需要僅僅為了利用一個(gè)更快的virtex-5器件和較高性能的microblaze處理器，就為預(yù)存的設(shè)計(jì)或代碼“設(shè)置端口”。

性能和調(diào)試可視性

　　此外，使總體嵌入式系統(tǒng)性能最大化的一個(gè)方法是利用協(xié)處理的概念。利用那些包含浸入powerpc 405處理器核的virtex-4器件，platform studio 8.2版本引入了對實(shí)現(xiàn)fpu的支持。通過在并行fpga架構(gòu)中例示fpu性能，就可以實(shí)現(xiàn)重大的性能改進(jìn)。

　　隨著嵌入式系統(tǒng)變得更為復(fù)雜，調(diào)試工具需要提供更高級別的可視性。因?yàn)橛布�和軟件組成部分之間的傳統(tǒng)分區(qū)是模糊的，工程師再也不能僅僅依賴于硬件工具來調(diào)試硬件及用軟件工具來調(diào)試代碼，要利用在器件、處理、協(xié)處理和軟件指令的硬件實(shí)現(xiàn)上的進(jìn)展。

　　作為引入“平臺(tái)調(diào)試”的第一步，賽靈思已經(jīng)集成了硬件和軟件調(diào)試器，以提供系統(tǒng)級的觀察并減少硬件和軟件工程師之間的矛盾。一體化的chipscope pro硬件調(diào)試器交叉觸發(fā)gnu軟件調(diào)試器，反之亦然，工程師現(xiàn)在可以從兩個(gè)方向反復(fù)查找系統(tǒng)上的故障。如果在某一個(gè)硬件地址上或在某一個(gè)硬件事件之后發(fā)現(xiàn)一個(gè)問題，那么只需簡單地交叉觸發(fā)軟件調(diào)試器就能夠看到軟件正在做什么；如果系統(tǒng)在進(jìn)入一些軟件功能“foo”之后死機(jī)，那么，交叉觸發(fā)硬件調(diào)試器就可以看到硬件正在干什么。

　　在平臺(tái)調(diào)試演變過程中，第二步就是利用安捷倫和賽靈思公司聯(lián)盟的成果。安捷倫公司提供一種e9524a microblaze追蹤工具集，它通過安捷倫的windows xp based邏輯分析儀能夠完全分解蹤跡，是一種利用數(shù)據(jù)流跟蹤和重構(gòu)microblaze程序執(zhí)行歷史的易于使用的解決方案（見圖1）。 圖1 安捷倫的microblaze跟蹤共具集 xilinx edk 8.2版提供的microblaze跟蹤核（mtc）在設(shè)計(jì)內(nèi)部進(jìn)行例示，為安捷倫的蹤跡工具集提供可視性。可以捕獲實(shí)時(shí)代碼流，這些代碼流與來自周圍系統(tǒng)的測量值有關(guān)。通過打開高速緩沖存儲(chǔ)