網(wǎng)表的生成及PCB元器件的導(dǎo)入

Kivy

網(wǎng)表顧名思義網(wǎng)絡(luò)連接聯(lián)系的表示，其內(nèi)容主要是電路圖中各個(gè)元器件類型、封裝信息、連接流水序號(hào)等數(shù)據(jù)信息，Altium軟件進(jìn)行pcb設(shè)計(jì)的時(shí)候可以通過(guò)導(dǎo)入網(wǎng)絡(luò)連接關(guān)系進(jìn)行PCB的導(dǎo)入。當(dāng)今幾大主流PCB設(shè)計(jì)軟件都支持Altium格式網(wǎng)表導(dǎo)出，這也極大的提高了Altium軟件對(duì)其他類設(shè)計(jì)軟件的兼容性。

  1.1.1 Protel 網(wǎng)表生成

1）Protel原理圖界面執(zhí)行菜單命令“Design-Create Netlist...”，如圖1-1，選擇輸出格式“Protel”及應(yīng)用范圍“Active Project”，進(jìn)行網(wǎng)表輸出。

圖1-1  Protel網(wǎng)表輸出

2）在輸出的網(wǎng)表上右鍵執(zhí)行“Export”可以對(duì)生產(chǎn)的網(wǎng)表進(jìn)行設(shè)置路徑存放，如圖1-2。

1.1.2 Altium 網(wǎng)表生成

執(zhí)行菜單命令Design-Netlist For Project-Protel，在Generated文件目錄下，創(chuàng)建好了一個(gè)整個(gè)項(xiàng)目工程網(wǎng)表。執(zhí)行右鍵，點(diǎn)選“Explore”，尋到所在路徑，可以單獨(dú)調(diào)用該網(wǎng)表。如圖1-3

, _9 p$ [5 r' s) J* x% U9 Z2 W" h

; z2 n4 M/ V2 s) f
$ U6 z$ z9 u: K+ Q8 O2 c3 O/ L( Q