|
現(xiàn)在是有一個收發(fā)信號的8層板,疊層TOP-L1-GND-L3-L4-POWER-L6-BOT,高速信號走在L1和L6層,POWER層分割多個電源,GND層是模擬地和數(shù)字地鋪銅,但是信號不穩(wěn)定有干擾,F(xiàn)解決辦法是多加兩層地層屏蔽,問題一:10層板疊層怎么處理最好?0 V# [: [* b1 \
問題二:多加的兩層地屏蔽也需要和之前的地層分割成模擬地和數(shù)字地還是直接鋪成大數(shù)字地?# @% N5 x" s3 K; \: N! _' ~# u
還有由于收信號部分有ADC,發(fā)信號部分有DAC,都是與FPGA處理器直接相連,均為高速80M信號,8層板處理ADC和DAC的模擬地是用鋪銅直接連接在一起,5 p1 _: `# Q; j3 D4 H2 y
問題三:請問需要將ADC和DAC的模擬地分開處理么?
7 E7 D* c# r1 R2 a# J! j5 r$ @# H請賜教,謝謝!" T6 M# q; p7 Z9 C
0 ?! X1 h8 P4 X3 j# T) D |
|