AIP Advances | 制作低損耗絕緣體上鈮酸鋰波導的方法

逍遙設計自動化

引言
絕緣體上鈮酸鋰(LNOI)波導因其優(yōu)異的光學性能，在集成光電子技術中有廣泛應用。然而，由于鈮酸鋰(LN)的硬度高、化學惰性強，且在刻蝕過程中易產(chǎn)生材料再沉積，制作低損耗LNOI波導具有很大挑戰(zhàn)。本文基于美國國家標準與技術研究院(NIST) NanoFab設施的研究，介紹了優(yōu)化LNOI波導制作工藝的關鍵步驟和注意事項[1]。


6 n9 G+ C# X, e4 q$ E
$ j# b5 `; B" V: I" b8 ]
掩模選擇與圖形化
2 H% f4 V' u0 e$ p- z8 R9 e9 O選擇合適的掩模材料對獲得高質(zhì)量刻蝕結(jié)構(gòu)非常重要。雖然軟掩模(如電子束光刻膠)使用簡單，但通常會導致側(cè)壁質(zhì)量較差。硬掩模，如鉻(Cr)或二氧化硅(SiO2)，一般能產(chǎn)生更好的結(jié)果。

2 I6 A) w1 V. ^! C+ c為圖形化波導，通常使用電子束光刻(EBL)和正性光刻膠如ZEP520A。將光刻膠旋涂到LNOI芯片上，用EBL曝光，然后顯影。對于硬掩模樣品，在涂覆光刻膠之前需要先沉積掩模材料(如Cr或SiO2)。

" W) f. Y" L: Y2 p2 o3 P  `圖1：使用ICP RIE圖形化LN的制作過程示意圖。
, f  s; V, O* g( O6 {$ `+ {
' Y+ e4 M4 f. M& N4 `+ E( L刻蝕過程
- o$ e, }' }( X7 }" S, z電感耦合等離子體反應離子刻蝕(ICP RIE)是刻蝕LN的首選方法。
3 r! m" j2 [6 M6 d/ T9 R該過程使用氬(Ar)等離子體物理刻蝕材料。需要優(yōu)化的關鍵參數(shù)包括：

射頻(RF)功率：控制離子向基板加速，顯著影響刻蝕速率、深度和再沉積。

ICP功率：決定等離子體密度。
  Y: w& [3 K- T8 V% K" E腔室壓力
6 q; L( d9 ^' |! V# T8 A9 m# B& _氣體流量
基板溫度
5 h7 e) E- P6 g/ n9 y

! H/ R- d+ Z9 Q8 T: }: q8 H6 r
圖2：用于LN刻蝕的ICP腔室示意圖。
  p. d/ f5 t' i  {6 E9 _. b

RF功率優(yōu)化
RF功率是影響刻蝕和再沉積平衡的關鍵參數(shù)。在低RF功率下，再沉積材料往往積累在側(cè)壁上。隨著RF功率增加，刻蝕速率超過再沉積速率，導致側(cè)壁更干凈。
* o- E" p7 H3 ]8 ^
圖3：SEM圖像顯示了RF功率對使用Cr掩模樣品再沉積的影響。

& L6 |$ h! j* o! @) Q然而，過高的RF功率會導致波導結(jié)構(gòu)損壞。最佳RF功率范圍通常在100-200 W之間，但可能因具體使用的ICP RIE設備而異。

' |% i9 O# \1 ~+ J; y再沉積物去除
& @: n' T, g2 p- V. v4 L即使優(yōu)化了刻蝕參數(shù)，通常仍有一些再沉積物殘留，需要通過濕法清洗過程去除。改良的RCA-1溶液(NH4OH:H2O2:H2O比例為2:2:1)加熱到85°C對此很有效。

圖4：清洗過程不同階段的LN波導SEM圖像。
; Z( }, {! S" q  n! {8 {6 A" A
& p6 @, [5 `3 Y2 |清洗過程需要仔細優(yōu)化：

持續(xù)時間：清洗不足會留下再沉積物，過度清洗會損壞波導。

方向：樣品應在相對于攪拌方向的0°和90°方向上清洗。

溶液新鮮度：改變樣品方向時，應準備新的清洗溶液。
. w0 I9 `( I& c. ~) H5 w[/ol]
典型的優(yōu)化清洗過程包括每個方向15分鐘，總共30分鐘。

圖5：SEM圖像顯示了過度清洗導致的波導損壞。
6 ]1 W% j* _2 g) t. m6 E! X
硬掩模比較
9 a& g! u7 l) p, z雖然Cr和SiO2硬掩模都能產(chǎn)生良好結(jié)果，但它們具有不同特性：
4 [) b0 {/ i% B' C9 [1 w  |: k
1. 鉻掩模：
1 I2 v4 X$ n# W9 n

由于Cr的多晶結(jié)構(gòu)，在側(cè)壁上產(chǎn)生顆粒狀特征

與SiO2相比，通常產(chǎn)生更光滑的側(cè)壁

不太容易出現(xiàn)溝槽問題
+ ?: r/ m$ a4 B
2. 二氧化硅掩模：
+ E% {1 U. p0 e# [3 z

可能在側(cè)壁上產(chǎn)生條紋

更容易在側(cè)壁底部產(chǎn)生溝槽

可能需要額外措施來緩解充電效應

0 X; p9 G6 w' a6 b  t! Y8 t. c0 S. t- }

圖6：比較使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導SEM圖像。
6 m* `9 Y9 I1 B4 Y0 d2 ?
! Z, q1 L% T7 b/ E9 s+ ^1 e) M- S/ g# G
) }. g) ?  N. R  Z$ Y# o圖7：使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導FIB-milled橫截面SEM圖像。
# o, C5 l7 {! Z7 G& ]' T7 G
波導制作流程
基于上述優(yōu)化，以下是制作低損耗LNOI波導的流程總結(jié)：
3 o9 e; k4 N3 b: q& \- l0 w
1. 基板準備：
9 |9 G. q2 o5 g" F$ \3 U# r8 x從LNOI晶圓開始(如700 nm x切割LN薄膜在2 μm SiO2上，再在Si基板上)
) E+ f4 {0 y, V0 L使用硫酸高錳酸鉀溶液清洗基板，然后進行RCA清洗

2. 硬掩模沉積：
/ ^6 u2 [, W  p: L. u

使用電子束蒸發(fā)沉積50 nm Cr

(替代方案：500 nm PECVD SiO2 + 10 nm電子束Cr)

+ \/ J$ l* g6 `: r* ]( P3. 光刻：

旋涂ZEP520A電子束光刻膠

進行電子束光刻定義波導圖形

顯影曝光后的光刻膠

2 V! i8 {  t) k4. 圖形轉(zhuǎn)移到硬掩模：
8 _7 K; f2 d! C" i

使用ICP RIE刻蝕硬掩模層
0 k; a# y9 u* ]3 Q+ C: @) M% K8 }
. q& g9 P/ ^# d  d5. LN刻蝕：

使用優(yōu)化參數(shù)進行LN的ICP RIE刻蝕：
    RF功率：150 W
1 r! `* M$ V6 P    ICP功率：1500 W
    壓力：5 mTorr
    Ar氣體流量：20 SCCM
    溫度：5°C

使用多個短刻蝕循環(huán)，中間有冷卻期，以防止樣品損壞
( i3 Y/ }5 Y7 E9 b" R' @: _
: \( A. L  a, ]. W2 W6. 掩模去除：

使用適當?shù)目涛g劑去除剩余硬掩模
- L) @' m# ~! p9 t' E# [
* g: H# s$ Q+ z( Y. h8 \7. 再沉積物清洗：
# q6 t- Y8 s7 p* J7 H. R

在加熱的RCA-1溶液中每個方向清洗15分鐘(總共30分鐘)
% I  `3 W' L1 X
: V0 L) b. f6 p* @8 G# F! I( `8. 包覆(可選)：
3 [' e! Z1 e: i8 V* l; V0 x7 L

使用PECVD沉積2 μm SiO2作為上部包覆層
. a( ~0 b* e3 _8 D3 n
. g( E) V0 u' X& W1 S9. 端面準備：
/ F9 y8 d8 G$ ]. B) J; ~, s

拋光端面以進行光學耦合

光學表征
為評估制作的波導質(zhì)量，光學損耗測量非常重要。典型設置包括使用錐形光纖將1550 nm激光耦合到波導中，并測量輸出功率。
& i9 m9 H3 I! v8 {" N5 s

" e3 @& a8 `% d2 a9 J  O圖8：測量LNOI波導在1550 nm波長下光學損耗的實驗裝置示意圖。
1 o. u4 h% Q. t( i1 F! ^

. M$ ^, [+ _+ g# g圖9：對八個相同LNOI波導進行的光學損耗測量結(jié)果。

使用本文描述的優(yōu)化制作工藝，可以實現(xiàn)長度為4.5 mm的LNOI波導，總損耗(傳播+耦合)約為-10.5 dB。這相當于傳播損耗的上限估計約為2 dB/cm，與文獻報道的數(shù)值具有競爭力。

) Z1 P% W6 }; Y" |+ B$ q: b$ J結(jié)論
制作低損耗LNOI波導需要仔細優(yōu)化多個工藝步驟，從掩模選擇到刻蝕參數(shù)和刻蝕后清洗。作者認為通過遵循本文提供的指南，研究人員可以開發(fā)可靠的工藝來制作高質(zhì)量LNOI光電子器件，即使在共享潔凈室設施中也能實現(xiàn)。持續(xù)改進這些技術將進一步推動集成鈮酸鋰光電子技術的發(fā)展。
& v+ _: B8 f% p
- s* _8 G2 ^7 m$ l8 h參考文獻
[1] CH. S. S. Pavan Kumar, N. N. Klimov, and P. S. Kuo, "Optimization of waveguide fabrication processes in lithium-niobate-on-insulator platform," AIP Advances, vol. 14,

- END -
8 E+ H- Y  O4 G1 w+ M& x; o7 m
5 ^" B; ?6 n! a4 r8 f) e) [軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用，PIC Studio都可提升您的工作效能。
+ `, x: Y# G9 r- z: I4 T/ A點擊左下角"閱讀原文"馬上申請
# e2 d3 a/ u. f9 W' o( z
歡迎轉(zhuǎn)載
, h9 w# L: Y' o# A9 C! h: ?2 t' }
4 |1 x6 p3 s4 O6 R* B( c4 Q轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
& Y6 u6 q- V" t! J1 l

6 b* m( R: H- L# i$ R# w4 v2 T


4 z! b8 b3 E0 @" X/ m$ ?3 |$ x8 ~8 e+ ^關注我們

6 d7 ]8 E: j, a0 F- s

5 m: A4 m% F, Q8 k; T5 b/ D6 _$ l0 A

3 ?, a2 b0 Q+ }/ F* \ 5 @7 B6 B  w0 R3 r# D

                     
- I4 d; T, z* R4 f: o6 S8 _
/ e- d# p& B6 M+ \$ {+ o% K8 P$ Z+ h
, @1 Z1 C" G& R# j
關于我們：
0 {3 Z- D: |4 S$ M; Q! m0 i2 J深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件，提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務，廣泛服務于光通訊、光計算、光量子通信和微納光子器件領域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術與服務。
6 d9 K# ]- n: l! F5 E9 T8 U
% R; Q9 P. a8 Z, I' B0 @http://www.latitudeda.com/
" y  y$ Z& k  i1 F8 E; G/ ]! M（點擊上方名片關注我們，發(fā)現(xiàn)更多精彩內(nèi)容）