Allegro視頻教程之等長設(shè)置總結(jié)，超詳細(xì)！

Pcbbar · 發(fā)表于 2019-3-20 16:08:38

本帖最后由 Pcbbar 于 2019-3-20 16:11 編輯

很多Allegro視頻教程里可能都沒有講到等長的設(shè)置，那么對于看視頻學(xué)習(xí)的人來說，allegro視頻教程哪家好就是一個我們值得重視的問題了。對此，凡億的老師們整理了一套Allegro的等長設(shè)置總結(jié)，接下來先看看吧！

通常情況，需要控制等長的信號線，絕不是一根，這樣我們可以根據(jù)情況進(jìn)行分類處理。這里以DDR2為例，介紹如何通過BUS來設(shè)置等長約束。打開CM，進(jìn)行電氣規(guī)則設(shè)置。

如下圖：

看過凡億的Allegro視頻教程都知道，哪些信號應(yīng)該分在一組，對于設(shè)計者來說，應(yīng)該心里很清楚。在我們打開CM的電氣規(guī)則后，先進(jìn)行分組，如上的案子，有兩片DDR2.就把數(shù)據(jù)線每8根分一組.然后在加上該組信號的數(shù)據(jù)領(lǐng)存信號和掩碼信號。關(guān)于BUS的設(shè)置操作，如下圖：

簡單說一下步驟：

選中信號一右鍵選擇create---接著選擇下級菜單中的BUS。接下來會彈出一個對話框.如下圖。在BUS欄中填上合適的名稱，點擊OK就完成了BUS的創(chuàng)建。

如果創(chuàng)建BUS后，發(fā)現(xiàn)某一個信號或者幾個信號翻選了，此時再把它們添加進(jìn)剛才的BUS就可以了。如下圖：

同樣會彈出對話框，如下圖：

如此就完成了BUS的創(chuàng)建。個人認(rèn)為在這里對信號創(chuàng)建BUS進(jìn)行區(qū)分，顯得更加有條理。

接著設(shè)置等長規(guī)則，這里先介紹一種比較直接的方法。

1. 選中剛才創(chuàng)建的BUS名稱，右鍵點擊SiXplorer..彈出如下的值號拓?fù)淠Ｐ?font face="宋體">：

2. 在這個模型界面，進(jìn)行設(shè)里：

3. 彈出如下的對話框，在其中進(jìn)行設(shè)置：

先選中上圖"1"指向的按鈕：Rel Prop Delay，然后在rule name處命一個名稱From和To左面顯示的也有，就是要做等長的信號線的兩個點，分別點擊選擇，自動添加到From和To。

接下來的選擇可以參考圖中所示

elta和Tolerance就是誤差長度.如Omil和25miI.在繞等長時，則可以把最長的和最短的信號線控制在5Omil.信號線和參考基準(zhǔn)信號線間的誤差都會控制在正負(fù)25md以內(nèi)。這兩個值可以根據(jù)實際情況來更改。最后還需要的操作:分別點擊Add-Apply-0K。然后就會回到那個模型的界而，在此把剛才設(shè)置的更新到CM就行了:File--update CM， (constraint manager)。接下來再指定參考基準(zhǔn)信號線，就基本完成了等長規(guī)則的設(shè)置。

1. 回到CM中，找到剛才創(chuàng)建的rule name，如下圖：

一般情況，會看到同一BUS中的信號線都會在這個name的MGrp中。

2. 指定參考基準(zhǔn)。選擇MGrp的name，右鍵analyze一下，在右面會看到信號線的長度。雙擊信號長度那一列最上面length，可以進(jìn)行排序，升序或者降序，就看個人喜好了。設(shè)置參考基準(zhǔn)如下：

接下來就可以繞等長了:

1.啟動繞等長的命令:delay tune；

2.相關(guān)的參數(shù)設(shè)置，如下圖：

基本的設(shè)置就如上描述。

這里再說一下特殊的情況：

1. 創(chuàng)建模型的特殊情況:有時候添加在同一個BUS中的信號的模型不一樣，如在某信號線加一個測試點，模型就不一樣了，此時這根信號就無法和其他信號共用同一個模型，無法同時添加到那個MGrp。需要單獨(dú)建一下模型，如下圖：

2.和上面創(chuàng)建BUS模型的過程一樣，記得這個單獨(dú)的模型的rule name和先前創(chuàng)建的rule name一致，這樣創(chuàng)建完成后，這個信號也會添加到相同的MGrp。

關(guān)于Xnet的設(shè)置

在設(shè)置等長時，收發(fā)之間可能串接了被動元件，如電阻、電容、電感，此時需要先設(shè)置Xnet，然后再設(shè)置等長。當(dāng)然，也可分前端和后端分別繞等長。

Xnet設(shè)置操作如下:

1. 點擊菜單Analyze>SI/EMI Sim>Model…彈出來的建議定義DC net，直接Yes即可。然后出現(xiàn)下面的Model設(shè)置對話框:

2. 選擇要創(chuàng)建model的器件:可以直接在板上點選要創(chuàng)建模型的器件，也可以在Detype value/refdes中選擇。

3. 點選create mode...，彈出的對話框設(shè)置如下：

4. 點擊ok.確定后彈出如下對話框：

Modename默認(rèn)的沒問題就可以不用動：Circuit type：根據(jù)情況選擇：Single pins:這里需要注意一下，如1, 16相當(dāng)于同一個電阻的兩個pin就連著，接著2、15相當(dāng)于另一個電阻…。注意不同的pin number之間用空格隔開，如l和16之間、16和2之間、2和15之間…。

設(shè)置完成后，查看net的Property.會發(fā)現(xiàn)多一條:Member of XNet....

設(shè)置完成Xnet后，等長的設(shè)置同上：

再介紹一下另一種設(shè)置等長的方法:利用Pin Pair創(chuàng)建等長約束。有時候創(chuàng)建器件的拓?fù)淠Ｐ涂赡懿还苡�。就可以用這一招，Allegro視頻教程哪家好，可以繼續(xù)關(guān)注凡億PCB。

1. 在BUS中選中信號線。同樣的右鍵:create--pin par，在彈出的對話框中，分別選擇信號的兩個端點，然后ok就可以了.依次為其他net創(chuàng)建pin pair此時net的下級菜單中會出現(xiàn)lL的東東，這就是剛才創(chuàng)建的pin pair如下圖：

2. 創(chuàng)建match group (MGrp )：選中BUS中所有的ppr，右鍵create...，就不再詳述。漏選的同樣可以用membership來添加。

3. 完成后，再設(shè)置一下剛剛生成的MGrp就ok了，如下圖：

4. 然后在set target，至此完成設(shè)置。

有時，有些器件的Pin沒有定義pin type，這時需要先定義pin type，然后才能設(shè)置pin pair，其操作如下：

1.點擊菜單Edit>

roperties...：

2.在Find欄位中勾選Pin；

3.在PCB中選中需要修改Pin Type的Pin；