印刷電路板的抗干擾設計原則

admin · 發(fā)表于 2013-8-4 22:24:20

一  電源線布置：
1、根據(jù)電流大小，盡量調(diào)寬導線布線。
2、電源線、地線的走向應與資料的傳遞方向一致。
3、在印制板的電源輸入端應接上10~100μF 的去耦電容。
二  地線布置：
1、數(shù)字地與模擬地分開。
2、接地線應盡量加粗，致少能通過3 倍于印制板上的允許電流，一般應達2~3mm。
3、接地線應盡量構成死循環(huán)回路，這樣可以減少地線電位差。
三  去耦電容配置：
1、印制板電源輸入端跨接10~100μF 的電解電容，若能大于100μF 則更好。
2、每個集成芯片的Vcc 和GND之間跨接一個0.01~0.1 μF 的陶瓷電容。如空間不允許，可為每4~10個芯
片配置一個1~10μF 的鉭電容。
3、對抗噪能力弱，關斷電流變化大的器件，以及ROM、RAM，應在Vcc 和GND間接去耦電容。
4、在單片機復位端“RESET” 上配以0.01 μF 的去耦電容。
5、去耦電容的引線不能太長，尤其是高頻旁路電容不能帶引線。
四  器件配置：
1、時鐘發(fā)生器、晶振和CPU 的時鐘輸入端應盡量靠近且遠離其它低頻器件。
2、小電流電路和大電流電路盡量遠離邏輯電路。
3、印制板在機箱中的位置和方向，應保證發(fā)熱量大的器件處在上方。
五  、功率線、交流線和信號線分開走線
功率線、交流線盡量布置在和信號線不同的板上，否則應和信號線分開走線。
六  其它原則：
1、總線加10K 左右的上拉電阻，有利于抗干擾。
2、布線時各條地址線盡量一樣長短，且盡量短。
3、PCB 板兩面的線盡量垂直布置，防相互干擾。
4、去耦電容的大小一般取C=1/F，F(xiàn) 為數(shù)據(jù)傳送頻率。
5、不用的管腳通過上拉電阻（10K 左右）接Vcc，或與使用的管腳并接。
6、發(fā)熱的元器件（如大功率電阻等）應避開易受溫度影響的器件（如電解電容等）。
7、采用全譯碼比線譯碼具有較強的抗干擾性。
   為扼制大功率器件對微控制器部分數(shù)字元元電路的干擾及數(shù)字電路對模擬電路的干擾，數(shù)字地`模擬地
在接向公共接地點時，要用高頻扼流環(huán)。這是一種圓柱形鐵氧體磁性材料，軸向上有幾個孔，用較粗的銅
線從孔中穿過，繞上一兩圈, 這種器件對低頻信號可以看成阻抗為零, 對高頻信號干擾可以看成一個電感..( 由
于電感的直流電阻較大, 不能用電感作為高頻扼流圈).
   當印刷電路板以外的信號線相連時，通常采用屏蔽電纜。對于高頻信號和數(shù)字信號，屏蔽電纜的兩端
都接地，低頻模擬信號用的屏蔽電纜，一端接地為好。
   對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴重的電路，應該用金屬罩屏蔽起來。鐵磁屏蔽對
500KHz 的高頻噪聲效果并不明顯，薄銅皮屏蔽效果要好些。使用鏍絲釘固定屏蔽罩時，要注意不同材料接
觸時引起的電位差造成的腐蝕
七  用好去耦電容
   集成電路電源和地之間的去耦電容有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該
器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是 0.1μF 。這個電容的分布電感的典型值是 5μH。0.1μF 的
去耦電容有5μ H 的分布電感，它的并行共振頻率大約在7MHz 左右，也就是說，對于10MHz以下的噪聲
有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。
1μF、10μF 的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。
   每10片左右集成電路要加一片充放電電容，或1 個蓄能電容，可選10μF 左右。最好不用電解電容，
電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。
   去耦電容的選用并不嚴格，可按C=1/F，即10MHz取0.1μF,100MHz 取0.01 μF。
   在焊接時去耦電容的引腳要盡量短，長的引腳會使去耦電容本身發(fā)生自共振。例如1000pF的瓷片電容
引腳長度為6.3mm 時自共振的頻率約35MHz，引腳長12.6mm 時為32MHz。
八  降低噪聲和電磁干擾的經(jīng)驗
印刷電路板的抗干擾設計原則
1. 可用串個電阻的辦法，降低控制電路上下沿跳變速率。
2. 盡量讓時鐘信號電路周圍的電勢趨近于0，用地線將時鐘區(qū)圈起來，時鐘線要盡量短。
3. I/O 驅動電路盡量靠近印制板邊。
4. 閑置不用的門電路輸出端不要懸空，閑置不用的運放正輸入端要接地，負輸入端接輸出端。
5. 盡量用45°折線而不用90°折線,  布線以減小高頻信號對外的發(fā)射與耦合。
6. 時鐘線垂直于I/O 線比平行于I/O 線干擾小。
6. 元件的引腳要盡量短。
8. 石英晶振下面和對噪聲特別敏感的元件下面不要走線。
9. 弱信號電路、低頻電路周圍地線不要形成電流環(huán)路。
10.  需要時，線路中加鐵氧體高頻扼流圈，分離信號、噪聲、電源、地。
印制板上的一個過孔大約引起0.6pF 的電容；一個集成電路本身的封裝材料引起 2pF~10pF的分布電容；一
個線路板上的接插件，有520μH 的分布電感；一個雙列直插的24引腳集成電路插座，引入 4μH~18μ H 的
分布電感。
數(shù)字電路、單片機的抗干擾設計
在電子系統(tǒng)設計中，為了少走彎路和節(jié)省時間，應充分考慮并滿足抗干擾性  的要求，避免在
設計完成后再去進行抗干擾的補救措施。形成干擾的基本要素有三個：
  （1）干擾源，指產(chǎn)生干擾的元件、設備或信號，用數(shù)學語言描述如下：du/dt， di/dt 大的地
方就是干擾源。如：雷電、繼電器、可控硅、電機、高頻時鐘等都可  能成為干擾源。
  （2）傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳  播路徑是通過
導線的傳導和空間的輻射。
  （3）敏感器件，指容易被干擾的對象。如：A/D、D/A 變換器，單片機，數(shù)字IC，  弱信號放大
器等。
抗干擾設計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的  抗干擾性能。
（類似于傳染病的預防）
1  抑制干擾源
   抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt 。這是抗干擾設計中最優(yōu)  先考慮和最重要的原則，
常常會起到事半功倍的效果。  減小干擾源的du/dt主要是通過在干擾源兩端并聯(lián)電容來實現(xiàn)。減小干擾源
的di/dt 則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實現(xiàn)。
   抑制干擾源的常用措施如下：
  （1）繼電器線圈增加續(xù)流二極管，消除斷開線圈時產(chǎn)生的反電動勢干擾。僅加  續(xù)流二極管會使繼電
器的斷開時間滯后，增加穩(wěn)壓二極管后繼電器在單位時間內(nèi)可動作更多的次數(shù)。
  （2）在繼電器接點兩端并接火花抑制電路（一般是RC 串聯(lián)電路，電阻一般選幾K  到幾十K，電容
選0.01uF ），減小電火花影響。
  （3）給電機加濾波電路，注意電容、電感引線要盡量短。
  （4）電路板上每個IC要并接一個0.01 μF～0.1μF 高頻電容，以減小IC對電源的  影響。注意高頻電
  3
容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯(lián)電阻，會影響濾波效果。
  （5）布線時避免90度折線，減少高頻噪聲發(fā)射。
  （6）可控硅兩端并接RC抑制電路，減小可控硅產(chǎn)生的噪聲（這個噪聲嚴重時可能會把可控硅擊穿的）。
  按干擾的傳播路徑可分為傳導干擾和輻射干擾兩類。
所謂傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾噪聲和有用信號的頻帶不同，可以通過
在導線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害最大，
要特別注意處理。所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。  一般的解決方法是增加干擾源
與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。
2  切斷干擾傳播路徑的常用措施如下：
  （1）充分考慮電源對單片機的影響。電源做得好，整個電路的抗干擾就解決了一大半。許多單片機對
電源噪聲很敏感,  要給單片機電源加濾波電路或穩(wěn)壓器，以減小電源噪聲對單片機的干擾。比如，可以利
用磁珠和電容組成π 形濾波電路，當然條件要求不高時也可用100Ω 電阻代替磁珠。
  （2）如果單片機的 I/O 口用來控制電機等噪聲器件，在 I/O 口與噪聲源之間應加隔離（增加π 形濾波
電路）。  控制電機等噪聲器件，在I/O 口與噪聲源之間應加隔離（增加π 形濾波電路）。
  （3）注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鐘區(qū)隔離起來，晶振外殼接地并固定。
此措施可解決許多疑難問題。
  （4）電路板合理分區(qū)，如強、弱信號，數(shù)字、模擬信號。盡可能把干擾源  （如電機，繼電器）與敏
感元件（如單片機）遠離。
  （5）用地線把數(shù)字區(qū)與模擬區(qū)隔離，數(shù)字地與模擬地要分離，最后在一點接于電源地。A/D、D/A 芯
片布線也以此為原則，廠家分配A/D、D/A 芯片  引腳排列時已考慮此要求。
  （6）單片機和大功率器件的地線要單獨接地，以減小相互干擾。  大功率器件盡可能放在電路板邊緣。
  （7）在單片機I/O 口，電源線，電路板連接線等關鍵地方使用抗干擾元件  如磁珠、磁環(huán)、電源濾波
器，屏蔽罩，可顯著提高電路的抗干擾性能。
3  提高敏感器件的抗干擾性能
提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲  的拾取，以及從不正常狀態(tài)
盡快恢復的方法。
  提高敏感器件抗干擾性能的常用措施如下：
  （1）布線時盡量減少回路環(huán)的面積，以降低感應噪聲。
  （2）布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合噪聲。
  （3）對于單片機閑置的 I/O 口，不要懸空，要接地或接電源。其它 IC的閑置  端在不改變系統(tǒng)邏輯的
情況下接地或接電源。
  （4）對單片機使用電源監(jiān)控及看門狗電路，如：IMP809，IMP706，IMP813，X25043，X25045等，
可大幅度提高整個電路的抗干擾性能。
  （5）在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數(shù)字  電路。
  （6）IC器件盡量直接焊在電路板上，少用IC座。
我先說說我在這方面的經(jīng)驗:
軟件方面：
  1、我習慣于將不用的代碼空間全清成“0”，因為這等效于NOP ，可在程序跑飛時歸位；
  2、在跳轉指令前加幾個NOP ，目的同1；
  3、在無硬件WatchDog時可采用軟件模擬WatchDog，以監(jiān)測程序的運行；
  4、涉及處理外部器件參數(shù)調(diào)整或設置時，為防止外部器件因受干擾而出錯可定時將參數(shù)重新發(fā)送一遍，
這樣可使外部器件盡快恢復正確；
  5、通訊中的抗干擾，可加數(shù)據(jù)校驗位，可采取3 取2 或5 取3 策略；
  6、在有通訊線時，如 I^2C 、三線制等，實際中我們發(fā)現(xiàn)將 Data 線、CLK線、INH 線常態(tài)置為高，其抗干擾效果要好過置為低。
硬件方面：
  1、地線、電源線的部線肯定重要了！
  2、線路的去偶；
  3、數(shù)、模地的分開；
  4、每個數(shù)字元件在地與電源之間都要104 電容；
  5、在有繼電器的應用場合，尤其是大電流時，防繼電器觸點火花對電路的干擾，可在繼電器線圈間并
一104 和二極管，在觸點和常開端間接472 電容，效果不錯！
  6、為防I/O 口的串擾，可將I/O 口隔離，方法有二極管隔離、門電路隔離、光偶隔離、電磁隔離等；
  7、當然多層板的抗干擾肯定好過單面板，但成本卻高了幾倍。
  8、選擇一個抗干擾能力強的器件比之任何方法都有效，我想這點應該最重要。因為器件天生的不足是
很難用外部方法去彌補的，但往往抗干擾能力強的就貴些，抗干擾能力差的就便宜，正如臺灣的東東便宜
但性能卻大打折扣一樣！主要看各位的應用場合.
   印制電路板(PC8) 是電子產(chǎn)品中電路元件和器件的支撐件．它提供電路元件和器件之間的電氣連接。隨
著電于技術的飛速發(fā)展，PGB 的密度越來越高。PCB 設計的好壞對抗干擾能力影響很大．因此，在進行PCB
設計時．必須遵守PCB 設計的一般原則，并應符合抗干擾設計的要求。