AD-MW-第四次作業(yè)+2片SDRAM模塊

pfzl

布局原則--2片SDRAM
1、2片SDRAM相對(duì)于CPU對(duì)稱式布局
2、PCB板卡設(shè)計(jì)時(shí)，空間足夠時(shí),與CPU放在同一面
3、PCB板卡設(shè)計(jì)時(shí)，空間不足時(shí)（在做核心板的時(shí)候），SDRAM頂?shù)讓?duì)貼
4、濾波電容靠近IC管腳進(jìn)行擺放
• 當(dāng)中間無(wú)排阻時(shí)：600-800mil
• 當(dāng)中間有排阻時(shí)：800-1000mil

布線原則
1、特性阻抗:50歐
2、數(shù)據(jù)線每9根盡量走在同一層(D0~D7,LDQM;D8~D15,HDQM)
3、信號(hào)線的間距滿足3W原則，數(shù)據(jù)線、地址（控制）線、時(shí)鐘線之間的距離保持20mil以上或至少3W
4、空間允許的情況下,應(yīng)該在它們走線之間加一根地線進(jìn)行隔離。地線寬度推薦為15-30mil

數(shù)據(jù)分組
1、低八位數(shù)據(jù)組sdram_data_bus：D0~D7,LDQM
2、高八位數(shù)據(jù)組sdram_data_bus：D8~D15,HDQM
3、地址線,控制線,時(shí)鐘線設(shè)為一組：sdram_addr_bus
等長(zhǎng)規(guī)則
1、低八位數(shù)據(jù)組等長(zhǎng) 誤差范圍+/-50mil
2、高八位數(shù)據(jù)組等長(zhǎng) 誤差范圍+/-50mil
3、地址線,控制線,時(shí)鐘線一起等長(zhǎng) 誤差范圍+/-100mil

凡億黃老師

1、這塊等長(zhǎng)的美觀度還需要多注意

2、過(guò)孔打在了焊盤上