|
布局原則:點(diǎn)對(duì)點(diǎn)對(duì)稱式布局。SDRAM和BGA bank中心間距,中間無(wú)排阻600-800mil ,有排阻800-1000mil
濾波電容靠近芯片管腳放置
布線要求: 1、單端阻抗50Ω
2、數(shù)據(jù)線分高8位和低8位,沒9根走一層(D0-D7 LDQM;D8-D16 HDQM)
3、線與線滿足3W原則
4、數(shù)據(jù)線和地址線、時(shí)鐘線、控制線間距保持20mil以上。或者至少滿足3W原則
5、空間允許情況下,數(shù)據(jù)線和其他線之間加一根地線,地線寬度15-30mil
6、高8位數(shù)據(jù)線 低8位數(shù)據(jù)線分別等長(zhǎng),等長(zhǎng)誤差是+-50mil;地址線,控制線,時(shí)鐘線等長(zhǎng),等長(zhǎng)誤差+-100mil
|
-
-
1片SDRAM模塊--nancy.PcbDoc
2021-7-16 14:22 上傳
點(diǎn)擊文件名下載附件
下載積分: 聯(lián)盟幣 -5
2.26 MB, 下載次數(shù): 8, 下載積分: 聯(lián)盟幣 -5
|