JACK-第五次作業(yè)-SDRAM PCB設(shè)計

Young_AK

常用存儲器SDRAM的pcb設(shè)計
        存儲器的概念
                用來存儲數(shù)據(jù)和指令等的記憶部件
                在集成電路中，一個沒有實物形式的具有存儲功能的電路也叫存儲器，如RAM、FIFO等
                在系統(tǒng)中，具有實物形式的存儲設(shè)備也叫存儲器，如內(nèi)存條、TF卡等
        常見存儲器
                FLASH
                SDRAM
                DDR2 DDR3 DDR4
        SDRAM管腳定義
                概述
                        SDR：Single Data Rate，單倍速率
                        DDR：Double Data Rate，雙倍速率
                        QDR：Quad Data Rate， 四倍速率
                        DRAM：Dynamic Random Access Memory， 動態(tài)隨機存儲器， 每隔一段時間就要刷新一次數(shù)據(jù)才能夠保存數(shù)據(jù)
                        SRAM：Static Random Access Memory， 靜態(tài)隨機存儲器， 靜態(tài)隨機存儲器，不需要刷新電路，數(shù)據(jù)不會丟失
                        SDRAM: Synchronous Dynamic Random Access Memory， 同步狀態(tài)隨機存儲器，數(shù)據(jù)的讀寫需要時鐘來同步
                管腳分類
                        數(shù)據(jù)信號
                                DQ0-DQ15：數(shù)據(jù)（輸出）
                                DQM：數(shù)據(jù)掩碼
                        時鐘信號
                                CLKL：時鐘
                                CKE：時鐘使能
                        地址信號
                                A0-A11：地址
                        控制信號
                                CS#：片選
                                WE#：讀寫
                                RAS#：列選
                                        Array
                                CAS#：行選
                                BA0,BA1:Bank選擇
                        電源
                                VDDQ：DQ電源
                                VSSQ：DQ地
                                VDD：電源
                                VSS：地
        布局
                1片SDRAM
                        點對點對稱布局
                        SDRAM靠近BGA放置
                                中間無排阻
                                        600-800mil
                                中間有排阻
                                        800-1000mil
                        濾波電容靠近IC管腳放置
                2片SDRAM
                        2片SDRAM相對與CPU對稱式放置
                                中間無排阻
                                        600-800mil
                                中間有排阻
                                        800-1000mil
                        空間足夠時，SDRAM與CPU放在同一面
                        空間不足時，2片SDRA,頂?shù)讓�貼
                        濾波電容靠近IC管腳放置
        布線
                特性阻抗
                        50 Ω
                數(shù)據(jù)線盡量走在同一層
                        D0-D7，LDQM
                        D8-D15，HDQM
                信號線的間距滿足3W原則，數(shù)據(jù)線、時鐘線、地址線、控制線之間的距離保持20mil以上，或至少3W
                空間允許的情況下，應(yīng)該在他們走線之間加一根GND線進行隔離。GND線寬度推薦15-30mil
                拓撲結(jié)構(gòu)
                        菊花鏈
                        T型結(jié)構(gòu)
                等長
                        數(shù)據(jù)分組
                                低八位數(shù)據(jù)組
                                        sdram_data_bus：D0-D7,LDQM
                                高八位數(shù)據(jù)組
                                        sdram_data_bus：D8-D15,HDQM
                                地址線、控制線、時鐘線
                                        sdram_addr_bus
                        等長規(guī)則
                                低八位數(shù)據(jù)組等長
                                        誤差范圍：+/-50mil
                                高八位數(shù)據(jù)組等長
                                        誤差范圍：+/-50mil
                                地址線、控制線、時鐘線一起等長
                                        誤差范圍：+/-100mil

凡億王老師

Allegro全能七期JACKSDRAM評審報告.docx (819.94 KB, 下載次數(shù): 3)

2021-7-20 11:49 上傳

點擊文件名下載附件
下載積分: 聯(lián)盟幣 -5