阿樹-Allegro-第五次作業(yè)-SDRAM模塊設(shè)計(jì)

數(shù)啊數(shù)

布局

一片SDRAM

1、點(diǎn)對(duì)點(diǎn)對(duì)稱式布局

2、SDRAM靠近BGA放置：中間無排阻時(shí)600-800mil，有排阻時(shí)800-1000mil(bank中心距離)

3、濾波電容靠近IC管腳放置

二片SDRAM

1、2片SDRAM相對(duì)于CPU對(duì)稱式布局

2、空間足夠時(shí)，與CPU放在同一面；空間不足時(shí)，SDRAM頂?shù)讓?duì)貼

布線：

1、 50歐姆阻抗控制，數(shù)據(jù)線盡量走在同一層

2、 信號(hào)線間距滿足3W原則，數(shù)據(jù)線、地址線、時(shí)鐘線之間的距離保持20mil以上或者至少3W

3、 空間允許下，可以加一根走線進(jìn)行隔離，地線寬度推薦15-30mil

4、 數(shù)據(jù)分組：低八位：D0~D7，LDQM     等長誤差±50mil

高八位：D8~D15，HDQM    等長誤差±50mil

地址線、控制線、時(shí)鐘線    等長誤差±100mil