電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 2545|回復(fù): 1
收起左側(cè)

[作業(yè)已審核] Michael-第五次作業(yè)-1片SDRAM的PCB設(shè)計

[復(fù)制鏈接]

3

主題

23

帖子

143

積分

一級會員

Rank: 1

積分
143
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2021-12-3 17:10:54 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
心得:存儲器,用來存儲數(shù)據(jù)和指令的記憶部件,集成電路中沒有實物形式的具有存儲功能的電路也叫存儲器,如RAM、FIFO等,在系統(tǒng)中,像內(nèi)存條、TF卡等實物形式的存儲設(shè)備也叫存儲器。常見的存儲器包括FLASH、SDRAM、DDR等。課程中的SDRAM 同步動態(tài)隨機存儲器,數(shù)據(jù)的讀寫需要時鐘來同步。

對于一片的SDRAM布局PCB,可以采用點對點的對稱式布局方式,將SDRAM靠近BGA,中間無排阻時:600-800mil,中間有排阻時:800-1000mil,濾波電容靠近IC管腳放置。(在完成作業(yè)的過程中體會到,這樣的距離應(yīng)該是屬于在保證SDRAM和IC中間一些器件的布局空間前提下,相對節(jié)省板子空間的距離了)。

布線原則:1.阻抗50歐,
2.數(shù)據(jù)線每9根走在同一層(D0-D7,LDQM;D8-D15,HDQM),
3.信號線的間距滿足3W原則,數(shù)據(jù)線、地址線、時鐘線之間的距離保持20mil以上或至少3W(3W原則:線與線之間中心的距離保持3倍線寬,也就是線與線的邊緣保持2倍線寬,這樣可以減少線間的串?dāng)_;自己動手做,在滿足3W原則和等長走線的時候沒注意將數(shù)據(jù)線地址線時鐘線的距離把控好,有一些地方?jīng)]有做到20個mil,第一次做沒有全局觀,后續(xù)類似的布線中需要注意到這個問題);
4. 包地處理,空間允許的情況下,應(yīng)該在它們走線之間加一根地線進行隔離,地線寬度推薦為15-30mil。

SRAM布線等長,等長是為了滿足一組所有信號線的總長度滿足在一個公差范圍內(nèi),要使用蛇形走線將總長度較短的信號線繞到與組內(nèi)最長的信號線長度公差范圍內(nèi)。為什么要做蛇形等長?1.一般做等長是為了滿足信號對信號組的等時,即為了滿足此組內(nèi)信號的時序需滿足系統(tǒng)的要求。如果信號長度相差太大,會導(dǎo)致其相對延時較長,最終導(dǎo)致數(shù)據(jù)傳輸速率不高。2.差分信號等長是為了滿足相位,一對差分信號相位差180度,如果長度相差太大了會導(dǎo)致其相位偏移過大。
這些布線的原則都是為了解決emc問題。
做等長的時候需要將數(shù)據(jù)分組,數(shù)據(jù)組的低八位,高八位;地址線,控制線,時鐘線分別設(shè)為一組。等長分組設(shè)置在規(guī)則管理器中設(shè)置MATCH GROUP。
等長的規(guī)則:數(shù)據(jù)組等長誤差范圍±50mil,地址線,控制線,時鐘線一起等長,誤差范圍在±100mil就夠了。
再次提醒自己,3W原則,等長處理的同時,將不同線組的距離也要保持20mil以上。

+08:00C421聯(lián)盟網(wǎng)2464.png (366.69 KB, 下載次數(shù): 1)

+08:00C421聯(lián)盟網(wǎng)2464.png

SDRAMX1_mc.zip

122.25 KB, 下載次數(shù): 1, 下載積分: 聯(lián)盟幣 -5

回復(fù)

使用道具 舉報

沙發(fā)
發(fā)表于 2021-12-4 15:05:06 | 只看該作者
1

Allegro全能十期MichaeSDRAM評審報告.doc

44.55 KB, 下載次數(shù): 1, 下載積分: 聯(lián)盟幣 -5

回復(fù) 支持 反對

使用道具 舉報

發(fā)表回復(fù)

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表