電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 2073|回復(fù): 0
收起左側(cè)

8 位數(shù)模轉(zhuǎn)換器MS5231參數(shù)

[復(fù)制鏈接]

78

主題

154

帖子

1019

積分

三級(jí)會(huì)員

Rank: 3Rank: 3

積分
1019
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2022-7-25 20:09:01 | 只看該作者 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
MS5231描述
MS5231M 是一款具有高阻抗緩沖基準(zhǔn)輸入的單通道串行 8 位電壓輸出數(shù)模轉(zhuǎn)換器(DAC)。該 DAC 可以產(chǎn)生 1 倍或 2 倍于參考電壓的電壓輸出,而且保證是單調(diào)的。由于芯片工作在 3V~5V 的單電源電壓下,這就使它的使用變得很方便。片上嵌入的上電復(fù)位功能確?芍貜(fù)的啟動(dòng)條件。
數(shù)字控制是通過(guò)與 CMOS 工藝兼容的三線(xiàn)串行總線(xiàn)來(lái)實(shí)現(xiàn)的,易于和工業(yè)標(biāo)準(zhǔn)的微處理器或微控制器接口。11 位命令字由 8 位數(shù)據(jù)位、1 位范圍控制位和 2 位邏輯 0 組成。范圍控制位使 DAC 的電壓輸出范圍是 1 倍或 2 倍于對(duì)地的參考電壓。該 DAC 有兩級(jí)鎖存器,允許一組完整的數(shù)據(jù)寫(xiě)入芯片之后由 LDAC 控制 DAC 輸出更新。數(shù)字輸入帶有施密特觸發(fā)器,有一定的抗噪聲能力。
MS5231M 小尺寸封裝使得模擬功能的數(shù)字控制可以應(yīng)用在對(duì)空間面積要求比較苛刻的場(chǎng)合,可以在-40℃-85℃溫度范圍內(nèi)工作,而且不需要外部修調(diào)。
主要特點(diǎn)
8 位、電壓輸出
3V~5V 單電源工作
串行接口
高阻抗基準(zhǔn)輸入
可編程 1 倍或 2 倍于參考電壓的輸出范圍
更新靈活
內(nèi)部上電復(fù)位
低功耗
半緩沖輸出
應(yīng)用
可編程電壓源
數(shù)字控制放大器/衰減器
移動(dòng)通信
自動(dòng)測(cè)試裝置
過(guò)程監(jiān)控
信號(hào)合成
封裝圖
. p. b9 B4 g$ B( Y& Z$ t
7 v* f9 f. r. t" M, r. f% E. X2 Q
內(nèi)部框圖
* A  q6 e* ?' q9 u
, D/ I" N+ S0 j7 A4 Z- I
管腳圖

- T/ m+ s4 x( I. G% p1 @7 P
( n$ E6 t! q& J5 v: g/ P' x$ J
管腳說(shuō)明圖

  l0 }. a8 v; N6 N3 l
& Y3 F! ~: y. P+ S% F% O: Y
功能描述
1.電阻串型 DAC
MS5231M 由電阻串型 DAC 實(shí)現(xiàn),DAC 的核心是帶 256 個(gè)抽頭的電阻。表 1 是每個(gè)抽頭處的電平和 256 個(gè)數(shù)字碼的對(duì)應(yīng)關(guān)系。電阻串中,電阻的一端連接 GND, 另一端連接輸入緩沖器的輸出端。電阻串保證了單調(diào)性。線(xiàn)性度由電阻串的匹配精度和輸出緩沖器的性能決定。參考電壓輸入緩沖器時(shí),DAC 對(duì)于參考源可以視為一個(gè)高阻抗的負(fù)載。 DAC 的輸出由增益可配置的運(yùn)算放大器緩沖,選擇 1 倍或 2 倍增益輸出。電路上電時(shí),DAC 的數(shù)字輸入端被置為全 0。DAC 的輸出電壓用
下列公式表示:

0 k3 Y9 J1 a5 r0 S- Y; b
7 B( Y, k' w" l( j3 h
CODE 的范圍是 0~255,范圍控制位 RNG 是 0 或 1,它位于串行命令字中。
0 r( S. L# Y7 j9 e5 f, Y
# }# `# F! S* V- E5 J. ?) H  r
2.工作時(shí)序
MS5231M 有 4 種可供選擇的控制方式,分別如圖 1-圖 4 所示。
. H4 O+ W& _% H
: o3 l1 b5 @  E, O& v

  \$ P! D+ E3 ?/ g' ~
) c) C3 Z; E9 ]
當(dāng) LOAD 為高時(shí),在 CLK 的下降沿,DATA 引腳上的數(shù)據(jù)被寫(xiě)入鎖存器。一旦所有的數(shù)據(jù)被鎖存,LOAD 被拉低,數(shù)據(jù)從串行輸入寄存器中傳送到 DAC 進(jìn)行工作,如圖 1 所示。當(dāng) LDAC 為低時(shí),DAC 的輸出電壓在 LOAD 變?yōu)榈碗娖綍r(shí)立即被更新。在串行數(shù)據(jù)寫(xiě)入過(guò)程中 LDAC 為高時(shí),新的數(shù)據(jù)被鎖存,只有在等待 LDAC 被拉低時(shí)才進(jìn)行數(shù)模轉(zhuǎn)換,如圖 2 所示。最高有效位(MSB)首先被寫(xiě)入,數(shù)據(jù)轉(zhuǎn)換過(guò)程需要 8 個(gè)時(shí)鐘周期,如圖 3 和圖 4 所示。表 2 列出了定時(shí)關(guān)系。

; w* J5 W9 p5 Z- H( P& f% e& B  U3 P
5 ]8 ^% D! `% o$ e
# @: `9 ]! h2 Y2 B" q' K

9 V. v) C6 i0 l( c+ m
RNG 位控制輸出電壓的范圍。當(dāng) RNG = Low 時(shí),輸出電壓的范圍介于參考電壓和地之間。當(dāng)RNG = High,輸出電壓的范圍介于 2 倍的參考電壓和地之間。
3. 等效輸入與輸出電路

  O+ a/ J% @- r  p( x$ E
. s1 a" P; L, Y- Q
4.失調(diào)電壓
運(yùn)放單電源工作時(shí),它的失調(diào)電壓可以是正或負(fù)。失調(diào)電壓為正時(shí),輸出電壓在第一個(gè)碼改變時(shí)就會(huì)發(fā)生變化。失調(diào)電壓為負(fù)時(shí),輸出電壓在第一個(gè)數(shù)字碼變化時(shí)可能不會(huì)變化,這取決于失調(diào)電壓的大小。
輸出運(yùn)放試圖把輸出驅(qū)動(dòng)到一個(gè)負(fù)的電位上,然而最小的負(fù)電源是地,所以輸出電壓不可能低于地,而是被鉗位在 0V。
輸出電壓一直保持為 0,直到輸入的碼字能夠在輸出端產(chǎn)生足夠正的電壓以大于負(fù)的失調(diào)電壓。轉(zhuǎn)換關(guān)系如圖 5 所示。
是失調(diào)誤差產(chǎn)生了折點(diǎn),而不是線(xiàn)性誤差。如果緩沖器輸出可以小于 0,轉(zhuǎn)換關(guān)系如虛線(xiàn)所示。
對(duì)于 DAC,線(xiàn)性度的測(cè)量通常是在失調(diào)和滿(mǎn)刻度量程被校準(zhǔn)之后,輸入從全 0 逐漸增大到全
1。然而,由于傳輸函數(shù)中的折點(diǎn),單電源時(shí)負(fù)的失調(diào)電壓不能被校準(zhǔn),所以這時(shí)線(xiàn)性度的測(cè)量是在滿(mǎn)刻度碼和產(chǎn)生最小正電壓輸出時(shí)的數(shù)字碼之間進(jìn)行的,這個(gè)數(shù)字碼是根據(jù)說(shuō)明書(shū)上有關(guān)負(fù)失調(diào)電壓的最大值計(jì)算得到的。

$ g# \! `8 @- Q

" p# {6 Z# A  ~) A$ E5 X; }
應(yīng)用信息
7 Z3 M2 `0 z: Q3 ^1 M' d
! c# ]$ L' Y% ?) {+ t& ^

發(fā)表回復(fù)

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表