|
現(xiàn)在是有一個(gè)收發(fā)信號(hào)的8層板,疊層TOP-L1-GND-L3-L4-POWER-L6-BOT,高速信號(hào)走在L1和L6層,POWER層分割多個(gè)電源,GND層是模擬地和數(shù)字地鋪銅,但是信號(hào)不穩(wěn)定有干擾,F(xiàn)解決辦法是多加兩層地層屏蔽,問題一:10層板疊層怎么處理最好?! c% y4 c+ ~1 }6 G' y) G
問題二:多加的兩層地屏蔽也需要和之前的地層分割成模擬地和數(shù)字地還是直接鋪成大數(shù)字地?6 F' h1 j7 a+ x* ` V
還有由于收信號(hào)部分有ADC,發(fā)信號(hào)部分有DAC,都是與FPGA處理器直接相連,均為高速80M信號(hào),8層板處理ADC和DAC的模擬地是用鋪銅直接連接在一起,. B, c, p, i# }& A/ x) }
問題三:請(qǐng)問需要將ADC和DAC的模擬地分開處理么?
" {4 m8 e% N) Q- |* b( J. V- p請(qǐng)賜教,謝謝!+ K# K8 |5 y H$ V |+ ^% ^! J6 [
- `% I& ?2 S: I0 K4 S: T |
|