電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 1006|回復(fù): 1
收起左側(cè)

【華秋干貨鋪】PCB布線技巧升級(jí):高速信號(hào)篇

[復(fù)制鏈接]

242

主題

423

帖子

2915

積分

三級(jí)會(huì)員

Rank: 3Rank: 3

積分
2915
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2023-8-3 18:06:42 | 只看該作者 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
如下表所示,接口信號(hào)能工作在8Gbps及以上速率,由于速率很高,PCB布線設(shè)計(jì)要求會(huì)更嚴(yán)格,在前幾篇關(guān)于PCB布線內(nèi)容的基礎(chǔ)上,還需要根據(jù)本篇內(nèi)容的要求來(lái)進(jìn)行PCB布線設(shè)計(jì)。

/ o9 r7 A  X" }( S0 ~

, o, ~, S, D. A! j$ c) Z
高速信號(hào)布線時(shí)盡量少打孔換層,換層優(yōu)先選擇兩邊是GND的層面處理。盡量收發(fā)信號(hào)布線在不同層,如果空間有限,需收發(fā)信號(hào)走線同層時(shí),應(yīng)加大收發(fā)信號(hào)之間的布線距離。
針對(duì)以上高速信號(hào)還有如下方面的要求:

: ^  Z5 s! T8 I
01
BGA焊盤(pán)區(qū)域挖參考層
如果接口的工作速率≥8Gbps,建議在BGA區(qū)域,挖掉這些信號(hào)正下方的L2層參考層,以減小焊盤(pán)的電容效應(yīng),挖空尺寸R=10mil。
如果接口的工作速率<8Gbps,例如DP接口只工作在5.4Gbps,那么不用挖BGA區(qū)域的參考層,如下圖所示。
5 n7 `( a2 s  V' U& U

2 p* ^, J* j1 Y0 Q
02
避免玻纖編織效應(yīng)
PCB基板是由玻璃纖維和環(huán)氧樹(shù)脂填充壓合而成。玻璃纖維的介電常數(shù)大約是6,樹(shù)脂的介電常數(shù)一般不到3。在路徑長(zhǎng)度和信號(hào)速度方面發(fā)生的問(wèn)題,主要是由于樹(shù)脂中的玻璃纖維增強(qiáng)編織方式引起的。
較為普通的玻璃纖維編織中的玻璃纖維束是緊密絞合在一起的,因此束與束之間留出的大量空隙需要用樹(shù)脂填充,PCB中的平均導(dǎo)線寬度要小于玻璃纖維的間隔,因此一個(gè)差分對(duì)中的一條線可能有更多的部分在玻璃纖維上、更少的部分在樹(shù)脂上,另一條線則相反(樹(shù)脂上的部分比玻璃纖維上的多)。這樣會(huì)導(dǎo)致D+和D-走線的特性阻抗不同,兩條走線的時(shí)延也會(huì)不同,導(dǎo)致差分對(duì)內(nèi)的時(shí)延差進(jìn)而影響眼圖的質(zhì)量。

6 Y1 @! F& g- j5 ~- C3 p

$ T7 I' b7 v' W$ ^" z: c, M3 f
當(dāng)接口的信號(hào)速率達(dá)到8Gbps,且走線長(zhǎng)度超過(guò)1.5inch,需謹(jǐn)慎處理好玻纖編織效應(yīng)。建議采用以下方式之一來(lái)避免玻纖編織效應(yīng)帶來(lái)的影響。
方式一:改變走線角度,如按10°~ 35°,或pcb生產(chǎn)加工時(shí),將板材旋轉(zhuǎn)10°以保證所有走線都不與玻纖平行,如下圖所示。

6 s0 v8 Q8 }7 y

" }, W) |3 k& M
方式二:使用下圖走線,則W至少要大于3倍的玻纖編織間距,推薦值W=60mil,θ=10°,L=340mil。

( `% A9 O: [! m& c
# Q1 a& Y: {( L* \, T3 A: j
03
差分過(guò)孔建議
1、高速信號(hào)盡量少打孔換層,換層時(shí)需在信號(hào)孔旁邊添加GND過(guò)孔。地過(guò)孔數(shù)量對(duì)差分信號(hào)的信號(hào)完整性影響是不同的。無(wú)地過(guò)孔、單地過(guò)孔以及雙地過(guò)孔可依次提高差分信號(hào)的信號(hào)完整性。
2、選擇合理的過(guò)孔尺寸。對(duì)于多層一般密度的pcb設(shè)計(jì)來(lái)說(shuō),選用0.25mm/0.51mm/0.91mm(鉆孔/焊盤(pán)/POWER隔離區(qū))的過(guò)孔較好;對(duì)于一些高密度的PCB也可以使用0.20mm/0.46mm/0.86mm 的過(guò)孔,也可以嘗試盲埋孔設(shè)計(jì)。
3、過(guò)孔中心距的變化,對(duì)差分信號(hào)的信號(hào)完整性影響是不同的。對(duì)于差分信號(hào),過(guò)孔中心距過(guò)大或過(guò)小,均會(huì)對(duì)信號(hào)完整性產(chǎn)生不利影響。
4、如果接口的工作速率≥8Gbps,那么這些接口差分對(duì)的過(guò)孔尺寸建議根據(jù)實(shí)際疊層進(jìn)行仿真優(yōu)化。

) k* o  S0 G- Q' U; X. z. Y1 G

  |9 |4 _5 g4 [3 B9 M! Q
以下給出基于EVB一階HDI疊層的過(guò)孔參考尺寸:
R_Drill=0.1mm (鉆孔半徑)
R_Pad=0.2mm (過(guò)孔焊盤(pán)半徑)
D1:差分過(guò)孔中心間距
D2:表層到底層的反焊盤(pán)尺寸
D3:信號(hào)過(guò)孔與回流地過(guò)孔的中心間距
) y$ C8 `8 W- T2 E" r
3 W$ c9 i' A& B, a
04
耦合電容優(yōu)化建議
1、耦合電容的放置,按照設(shè)計(jì)指南要求放置。如果沒(méi)有設(shè)計(jì)指南時(shí),若信號(hào)是IC到IC,耦合電容靠近接收端放置;若信號(hào)是IC到連接器,耦合電容請(qǐng)靠近連接器放置。
2、盡可能選擇小的封裝尺寸,減小阻抗不連續(xù)。
3、如果接口的信號(hào)工作速率≥8Gbps,那么這些接口的差分隔直電容建議按如下方式進(jìn)行優(yōu)化:
1)根據(jù)接口選擇挖空一層或者兩層地平面,如果挖空電容焊盤(pán)正下方L2地參考層,需要隔層參考,即L3層要為地參考層;
2)如果挖空L2和L3地參考層,那么L4層要為地參考層。挖空尺寸需根據(jù)實(shí)際疊層通過(guò)仿真確定;以下給出基于EVB一階HDI疊層的參考尺寸。
【注】D1:差分耦合電容之間的中心距;L:挖空長(zhǎng)度;H:挖空寬度。

3 b7 J; d& ^  Y1 C
% w1 j; V/ D: g
4、在耦合電容四周打4個(gè)地通孔以將L2~L4層的地參考層連接起來(lái),如下圖所示。
4 @& X" T- Z$ ]2 D. b2 Q% y
  {" @; `$ g7 j1 t" ]
05
ESD優(yōu)化建議
1、ESD保護(hù)器件的寄生電容必須足夠低,以允許高速信號(hào)傳輸而不會(huì)降級(jí)。
2、ESD需放置在被保護(hù)的IC之前,但盡量與連接器/觸點(diǎn)PCB側(cè)盡量靠近;放置在與信號(hào)線串聯(lián)任何電阻之前;放置在包含保險(xiǎn)絲在內(nèi)的過(guò)濾或調(diào)節(jié)器件之前。
3、如果接口的信號(hào)工作速率≥8Gbps,那么這些接口的差分對(duì)ESD器件建議按以下方式優(yōu)化。挖空ESD焊盤(pán)正下方L2和L3地參考層,L4層作為隔層參考層,需要為地平面。挖空尺寸需結(jié)合 ESD型號(hào)并根據(jù)實(shí)際疊層通過(guò)仿真確定。
以下給出基于基于EVB一階HDI疊層的所用ESD型號(hào)為ESD73034D的參考尺寸:
, U; B: |7 V, ]2 U4 w1 [' S

& j' l/ Q2 N/ o9 t
4、同時(shí)在每個(gè)ESD四周打4個(gè)地通孔,以將L2~L4層的地參考層連接起來(lái),如下圖所示。
( {' r* Q# U  x! g: k) g! y+ H
. f' |, K" q! ^, t" I/ d+ U
06
連接器優(yōu)化建議
1、在連接器內(nèi)走線要中心出線。如果高速信號(hào)在連接器有一端信號(hào)沒(méi)有與GND相鄰PIN時(shí),設(shè)計(jì)時(shí)應(yīng)在其旁邊加GND孔。
2、如果接口的信號(hào)工作速率≥8Gbps,那么這些接口的連接器要能符合相應(yīng)的標(biāo)準(zhǔn)要求(如HDMI2.1/DP1.4/PCI-E3.0協(xié)議標(biāo)準(zhǔn))。推薦使用這些廠商的連接器:Molex、Amphenol、HRS等等。
3、根據(jù)接口選擇挖空一層或者兩層地平面,如果挖空連接器焊盤(pán)正下方的L2地參考層,需隔層參考,即L3層要作為地參考層;如果挖空L2和L3的地參考層,那么L4層需要為地平面,作為隔層參考層。挖空尺寸需結(jié)合連接器型號(hào)并根據(jù)實(shí)際疊層通過(guò)仿真確定。
4、建議在連接器的每個(gè)地焊盤(pán)各打2個(gè)地通孔,且地孔要盡可能靠近焊盤(pán)。
以下給出基于EVB一階HDI疊層的挖空參考尺寸:
9 `' w( m) n, C2 I: g/ \
; H8 Q  V7 N# V9 F
連接器推薦布線方式:

( I8 d% }3 ~2 i# }5 ]( b# p! u
0 ^% m( S. K0 g+ E5 x- j- E

7 m2 B9 @1 e- l. d) G( N9 a
- P% y7 E  h; |) ~6 e% y
設(shè)計(jì)完P(guān)CB后,一定要做分析檢查,才能讓生產(chǎn)更順利,這里推薦一款可以一鍵智能檢測(cè)PCB布線布局最優(yōu)方案的工具:華秋DFM軟件,只需上傳PCB/Gerber文件后,點(diǎn)擊一鍵DFM分析,即可根據(jù)生產(chǎn)的工藝參數(shù)對(duì)設(shè)計(jì)的PCB板進(jìn)行可制造性分析。
華秋DFM軟件是國(guó)內(nèi)首款免費(fèi)PCB可制造性和裝配分析軟件,擁有300萬(wàn)+元件庫(kù),可輕松高效完成裝配分析。其PCB裸板的分析功能,開(kāi)發(fā)了19大項(xiàng),52細(xì)項(xiàng)檢查規(guī)則,PCBA組裝的分析功能,開(kāi)發(fā)了10大項(xiàng),234細(xì)項(xiàng)檢查規(guī)則。
基本可涵蓋所有可能發(fā)生的制造性問(wèn)題,能幫助設(shè)計(jì)工程師在生產(chǎn)前檢查出可制造性問(wèn)題,且能夠滿足工程師需要的多種場(chǎng)景,將產(chǎn)品研制的迭代次數(shù)降到最低,減少成本。
5 ]6 Q0 c% O9 x. _7 H2 d: @, p

# r7 g0 B+ W" j4 c
華秋DFM軟件下載地址(復(fù)制到電腦瀏覽器打開(kāi)):
https://dfm.elecfans.com/uploads/software/promoter/HQDFM%20V3.7.0_DFMGZH.zip

* G' Q1 u" A( |/ g$ y* W1 J

0

主題

378

帖子

1574

積分

三級(jí)會(huì)員

Rank: 3Rank: 3

積分
1574
沙發(fā)
發(fā)表于 2023-8-3 20:37:46 | 只看該作者
好東西,感謝分享。

發(fā)表回復(fù)

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表