如何根據(jù)verligoHDL代碼畫波形圖

圣光之血

rt，實(shí)在找不到答案

. n3 e% k5 I9 |3 i* e4 I，百度上搜也搜不到
! @% U  _3 A) Z/ k) i
8 [, O* y3 n9 X* j6 y3 R

PCBQA

你可以使用EDA工具（例如ModelSim、Xilinx Vivado等）來根據(jù)Verilog HDL代碼生成波形圖。首先，將Verilog HDL代碼編譯為仿真模型，然后利用仿真模型運(yùn)行波形仿真。在仿真期間，EDA工具將根據(jù)輸入信號(hào)和時(shí)鐘信號(hào)模擬電路行為，并輸出波形圖形。這樣，你就可以可視化電路波形，以便分析和調(diào)試。

PCBQA

初始狀態(tài)a,b為0，10ns后a拉高，再10ns后b拉高，再10ns 后a拉低，然后保持

阿里電子

這不是最簡(jiǎn)單的異或門嗎。。。。輸入信號(hào)給了，畫輸出信號(hào)的波形有點(diǎn)水啊

PCBQA

這樣？
5 b6 f- w& N0 A8 i4 ^* _

Carlos_Chen

11111111111111