2D、2.1D和2.3D集成電路集成技術(shù)概述

逍遙設(shè)計自動化

引言隨著半導體行業(yè)不斷追求更高性能和更小尺寸，先進封裝技術(shù)在多芯片異構(gòu)集成中變得越來越重要。本文概述2D、2.1D和2.3D集成電路集成方法，重點介紹主要特點、制造過程和應用。
; O9 G9 g( v! \; A1 e! P( L
* o( \) u, F) z1 n  s3 I8 m7 Y9 w
2D集成電路集成
' c9 d$ u) O9 p7 P2 j- i2D集成電路集成指的是將多個芯片并排放置在封裝基板或印刷線路板（PCB）上。這種方法實現(xiàn)了基本的多芯片集成，而無需復雜的3D堆疊。

' _8 U# l; E/ O' r主要的2D集成方法包括：
金線鍵合
金線鍵合是一種傳統(tǒng)方法，使用細金線連接芯片焊盤和基板焊盤：

圖1：展示多芯片金線鍵合

倒裝芯片
( X- G# t" U& t* [在倒裝芯片技術(shù)中，芯片表面的焊球直接與基板焊盤鍵合：

* n2 |/ K( A2 L8 R8 M圖2.展示多芯片倒裝芯片鍵合
$ K. _* V) l& N# J- P' S/ Q( i

金線鍵合和倒裝芯片的組合
一些封裝使用金線鍵合和倒裝芯片的組合方式連接不同的組件：
  }$ o- d! n2 A6 e6 e8 w0 o
* \% V% c& _* T3 N0 _" z3 O8 ?圖3.展示同時使用金線鍵合和倒裝芯片的封裝
+ }3 X  {: N+ ]+ v5 T+ S* T0 y
扇出型晶圓級封裝（FOWLP）
FOWLP通過將芯片連接重新分布到芯片區(qū)域之外，實現(xiàn)更高的I/O密度。主要有兩種方法：

芯片優(yōu)先：先將芯片嵌入模塑料中，然后形成重布線層（RDL）。

芯片后置：先形成RDL，然后再附著芯片。

3 ]) w% q" v  }- A* _4 ~$ `7 I  z
圖4.展示扇出型封裝的示例
: z5 X) ?+ N2 G. F* |, D
2.1D集成電路集成
- X! W! |% ^0 J/ [- I: I2.1D集成涉及在標準封裝基板上創(chuàng)建細間距互連，彌補了2D和3D集成之間的差距。
- K& E7 l% k- }' G& A2.1D集成的主要特點：
8 ^8 Q$ h! T, ~+ s/ J# c  M- R3 e

在常規(guī)基板上構(gòu)建具有細線/間距（L/S）的薄膜層

實現(xiàn)比標準基板更高的互連密度

不需要硅通孔（TSV）

相比完整的3D集成成本更低
- T" F" x1 @$ E4 b
2.1D集成方法的例子：
( M% g8 a# F- K/ u新光電氣的i-THOP
新光電氣的集成薄膜高密度有機封裝（i-THOP）在有機基板上使用薄膜層：

圖5. 展示i-THOP結(jié)構(gòu)
2 r, G6 h4 e( m! I4 h% \
5 S/ \! i' I# f- \1 @) A英特爾的EMIB
英特爾的嵌入式多芯片互連橋（EMIB）在封裝基板中嵌入硅橋，用于芯片間連接：
+ u8 i' b9 W" e4 V* T# U7 D
8 i7 }0 Y- v! `" T( Z( \1 q: U* K圖6. 展示英特爾的EMIB技術(shù)

' K1 ?- U5 w) Q! X臺積電的LSI
臺積電的局部硅互連（LSI）在模塑料中嵌入硅橋，用于芯片互連：

8 G; }- M7 q) h; a" Z8 T圖7. 臺積電的LSI概念
2 M% T1 I( _8 g4 C# y8 _4 r

) t* _7 B8 f- F* g2.3D集成電路集成
6 y$ C9 Z4 J4 L* P' ~& |" b7 V! b2.3D集成指的是在標準封裝基板上使用無核心有機或無機中介層。這種方法提供了比2.1D更高的互連密度，同時避免了使用TSV進行全3D堆疊的復雜性。

2.3D集成的主要特點：

無核心中介層實現(xiàn)更精細的互連

比傳統(tǒng)基板具有更高的布線密度

更好的電氣性能

更小的形狀因子

相比基于TSV的3D集成成本更低

" J8 w4 V7 _9 J, I8 u) @2.3D集成的挑戰(zhàn)：

由于缺少核心而導致的翹曲

層壓材料可能出現(xiàn)碎裂

需要新的制造基礎(chǔ)設(shè)施
6 W, y% _: ^- q% h% \2 b* c
' n* L/ S& S  _1 e2 W2 V7 o
有機中介層制造方法
傳統(tǒng)PCB/SAP工藝
這種方法使用標準PCB制造技術(shù)創(chuàng)建有機中介層：
1 w; @/ S  x; a( {4 B# M
圖8. 新光電氣的有機中介層概念
/ @1 I  p6 |9 @; f' i0 ^3 m
- E( @7 ^2 a. N' p1 A扇出型（芯片優(yōu)先）工藝
9 j' O! N! }7 B" v: H+ ?; a3 \' }使用芯片優(yōu)先的扇出型晶圓級封裝技術(shù)創(chuàng)建中介層：

3 x) h; G$ f+ v/ o4 [+ C
圖9. Statschippac的扇出型有機中介層
( g/ I6 g, U6 U" }) n
扇出型（芯片后置）工藝
使用芯片后置或RDL優(yōu)先的扇出型工藝制造中介層：
# l1 H  ~$ z+ [. D4 O

圖10. 三星的扇出型有機中介層工藝
. h8 j- M$ {) Q8 z. W
案例研究：欣興電子的2.3D RDL中介層
+ x% D1 ^" D( f( f/ J; o! t讓我們詳細研究一個使用欣興電子RDL中介層技術(shù)的2.3D集成例子：
& n6 y. A( R0 h) q7 e) s, U& F測試載體
. }$ I2 f  s2 j: K6 Q( t測試載體包含兩個芯片：
/ H$ y  r# S$ U. j6 y0 b1 I7 l0 J5 R

大芯片：10mm x 10mm x 150μm，3，592個I/O

小芯片：5mm x 5mm x 150μm，1，072個I/O

最小焊盤間距：50μm

# M; b3 g# y5 V' r' z
9 x9 l' ^& u4 Y, _, M, b$ E
, C8 p2 q' H- C0 R0 \' N圖11. 測試芯片細節(jié)
# e; M5 J; p: M& |
( q. s7 d8 V% @4 \# PRDL中介層
; N+ A3 @3 }7 h8 NRDL中介層特點：
( F4 T" b$ u0 [. w# }

3個金屬層，線寬/間距分別為2/2μm、5/5μm和10/10μm

在515mm x 510mm玻璃載體上制造

頂部4，664個焊盤用于芯片附著

底部4，039個焊盤用于C4凸點附著



圖12. RDL中介層結(jié)構(gòu)

/ e1 M; z* G+ K: H7 L構(gòu)建封裝基板
使用常規(guī)的2-2-2構(gòu)建基板：

尺寸：23mm x 23mm x 1.3mm

頂部4，039個焊盤與RDL中介層匹配

底部475個焊盤用于BGA附著

+ D, t; J# K" o- s6 `8 {1 ^! I

2 g( Z$ Y9 f  \/ g3 r圖13. 構(gòu)建基板細節(jié)
5 P2 m; d) \8 l/ W2 v1 t2 C# u$ @
混合基板形成
8 u; [5 T1 A: G9 G- t  x- V/ Y7 hRDL中介層通過C4凸點附著到構(gòu)建基板上：

在RDL中介層焊盤和基板凸點上涂抹助焊劑

將RDL中介層與基板對齊并放置

回流形成焊點

填充底部填充物
2 [8 Q* E; B- d/ o. ^$ I[/ol]

  U/ K) \0 x7 b
圖14. 混合基板的橫截面

最終組裝

從RDL中介層上移除玻璃載體

使用微凸點將芯片附著到暴露的RDL中介層表面

填充底部填充物
. I! W/ [" H" j[/ol]


  k& n& E! j7 r7 w- x% j圖15. 展示最終封裝的橫截面
6 V' }; p! z$ T6 P
可靠性分析
8 y4 e0 T/ x& T3 F& [7 R5 L" a進行了有限元分析以評估熱循環(huán)可靠性：
0 H# e$ a4 M" p( h* J

溫度循環(huán)：-40°C至85°C

關(guān)鍵區(qū)域：微凸點和C4凸點焊點
  [% M4 g; q" ^# S9 s- u" C* U
4 s2 d8 ~! @, K& ^: f主要發(fā)現(xiàn)：
9 X. D$ t' y1 z! Q$ z5 {; `

每循環(huán)最大累積蠕變應變：5.93%（在微凸點中）

每循環(huán)最大蠕變應變能密度：2.63 MPa（在微凸點中）

微凸點焊點經(jīng)歷的應變是C4凸點的4-5倍

整體結(jié)構(gòu)在大多數(shù)操作條件下預期可靠


" _4 [) }/ T& F: z0 I" L圖16. 累積蠕變應變結(jié)果

) v: r- d, [; i" i% [4 M) m4 U" L結(jié)論
2D、2.1D和2.3D集成電路集成技術(shù)為異構(gòu)集成提供了一系列解決方案，平衡了性能、成本和可制造性。2D集成仍被廣泛使用，但2.1D和2.3D方法在高性能應用中正在獲得關(guān)注。隨著行業(yè)的不斷發(fā)展，這些中間集成級別將在傳統(tǒng)封裝和完整3D集成之間發(fā)揮關(guān)鍵作用。

* m2 q! b* J# O' [
參考文獻
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.


+ s' E' O* e3 {' B) a& S! u- END -

$ g; Q5 m, o7 J5 U, M6 q% G軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用，PIC Studio都可提升您的工作效能。
6 E  X0 D* F5 X+ ?9 v7 J. T點擊左下角"閱讀原文"馬上申請

6 z# h! n  Z3 w; d. U0 t. v歡迎轉(zhuǎn)載
2 J# l8 T; X8 b" x  d: x/ I# g
轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
/ f  `; z- M+ {& m7 p5 h; e
0 g6 c5 z  J) x: |  |8 P3 z
( O& y$ S: y8 `

4 ~2 D  s( ^6 g" h$ w/ E& T. H) s
, ~8 u# k9 d5 L" d0 K4 p0 V9 u關(guān)注我們

7 C8 H$ k; j5 l4 l6 |  n3 w

8 ^9 L6 H0 L6 i5 D+ [% j3 u

% e1 Z5 r$ k6 }& ]" y! v% _

" c2 n# L' c3 {6 C+ Q

                     


2 m6 U  c$ v  d8 b+ A9 L8 o8 h
1 v; M( L" G& s  C關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務，廣泛服務于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務。

http://www.latitudeda.com/
（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）