編號:20170920 PCB公益評審報告

PCBQA

您閱讀的評審報告自于凡億PCB QA評審組(www.fany-online.com)
------------------------------------------------------------------------------------
/ N# @; W0 x. k6 X, V6 {: Z: N使用前請您先閱讀以下條款:
4 ~! t& e+ D1 k% [4 j1.評審PCB全程保密不外發(fā)，評審之后會進行文件刪除，介意者不要發(fā)送文檔！
2.評審報告只是局部截圖并添加文字說明，如需更詳細的請內容請聯(lián)系我們評審人員
3.評審意見僅供參考意見，由此造成的任何相關損失網(wǎng)站概不負責 。
% _9 l4 X6 s/ _9 g------------------------------------------------------------------------------------
如果您的PCB需要評審，請以郵件的方式發(fā)送給我們，我們一般在1個工作日之內安排評審
郵件格式：PCB公益評審+項目名稱
( G- D  k; ~" j1 B4 ]郵件地址：pcbqa@fany-eda.com
7 g! N' A- M/ }5 }  \2 X------------------------------------------------------------------------------------
5 O  G7 N9 \" E* }* u# q1、 繼電器絲印本體下所有層挖空處理，切斷干擾源

( B5 r% Q, E7 `/ L

PCBQA

評審建議：
6 T7 E' {- }4 x( e: `6 X  M. q: c( Z1:重新設定規(guī)則，銅皮采用全連接，銅皮到過孔的距離設置為5
- J- h4 a/ ^5 o) {# [" [0 F2：給予主控部分，電源部分分別加屏蔽罩。
3：修整電源，BGA出來的LDO加大，尤其是BGA的核心電源。
" Y3 T- f  q. W* s# i3 ~2 L4：調整DDR數(shù)據(jù)線和地址線的環(huán)路，減少環(huán)路面積，壓縮DDR范圍。
5：壓縮 DDR范圍后，將垮入DDR部分的其他信號線及電源挪走。
DDR部分不能有其他任何與DDR無關的信號，每層都是這樣的。
" Y0 y0 k: y# `6：其他的一些問題等整改完后，在看。先把這些致命問題整改好。

PCBQA

2、依照RK標準 這個地走粗點 20MIL，單點接地處兩個地孔.

: U$ S- b+ W, _! M: K

! K2 W# S6 n# E

PCBQA

3、DDR_GPU載留瓶頸只有這么多，GPU應該是大電流的，要大面積普通。TOP層輸出采用全連接吧，這樣可以加大載留面積的。

PCBQA

4、多余的孔

PCBQA

5、電感中間不要有銅皮
( z" Y5 V0 d1 S6 t& {% e3 U
8 e/ f, U6 E9 m; v* _- K' r

PCBQA

6、輸入輸出孔不一致

+ ~; @. e: _7 |

PCBQA

7、反饋要從輸出的最后一個濾波電容后 取電。另外GPU  CPU的濾波電容盡量靠近輸出端，這樣才有率效果。

PCBQA

8、DCDC的回流地采用 X交叉方式，輸出保證4個地孔以上（參看Layout指南）

  z; c" t8 K& \; ~4 u  A4 `: g

PCBQA

9、IC引腳中間的地CUT掉

PCBQA

10、PMU的輸入電源被割斷的太嚴重了，導致載留瓶頸很小