3D IC集成和封裝概述

逍遙設(shè)計自動化

引言
% i8 R' b2 R/ h! I% v' W& f隨著半導(dǎo)體行業(yè)不斷追求在更小尺寸中實現(xiàn)更高性能和更多功能，3D集成技術(shù)已成為有前途的解決方案。本文概述了關(guān)鍵的3D IC集成和封裝技術(shù)，包括硅通孔（TSV）、高帶寬內(nèi)存（HBM）以及各種堆疊方法[1]。
, j$ T3 V  f( x
. ]" t* y3 B+ |( u' e1 H' O9 Z3D IC封裝
3D IC封裝指的是不使用TSV的芯片垂直堆疊。常見的方法有幾種：
8 R- r) E! S6 @: G1. 鍵合：多個芯片堆疊并使用周邊的鍵合線連接。這是成熟的低成本方法，廣泛用于內(nèi)存堆疊（圖1和2）。


圖1

+ a! I' S0 {. [% f
圖2
: o/ O3 s- Q8 n) i& m* J
* M: ?8 ?7 D0 h+ v& Q' `2. 面對面鍵合： 兩個芯片通過微凸點面對面鍵合，其中一個芯片用鍵合線連接到基板（圖3）。
1 T- i! ]# i) B, k9 ]. m' y/ T6 r% U
圖3
/ I2 E! s# ^+ I. j/ I/ O/ Z
3. 背對背鍵合：兩個芯片背對背鍵合，一個芯片倒裝到基板上，另一個用鍵合線連接（圖4）。

圖4
: o8 y9 {# Y/ c* P8 H0 P4 h
4. 面對面鍵合加焊球： 與方法2類似，但使用焊球而不是鍵合線連接到基板（圖5）。
# h: l+ Z' O; d5 H, |& W
" z; p' {/ _; b7 x) `! z2 K圖5
# ~2 V: D3 V4 d* t7 _. y$ i
5. 封裝疊加封裝（PoP）： 單獨的封裝垂直堆疊，通常底部是應(yīng)用處理器，頂部是內(nèi)存（圖6）。
8 C( H2 I4 C( O9 s6 x! I
9 G8 {6 _% _6 Y9 [- @' O圖6
* T+ H; Z5 j; p1 Y& W% Y1 j. V, l) n* b
( e. _% G6 e4 j3 s: s9 D6. 嵌入式芯片： 芯片嵌入到封裝基板中（圖7） 。

圖7
1 x# I2 q& I$ l2 G
7 ~; s6 Y3 Y+ G8 I7. 扇出晶圓級封裝： 芯片嵌入到模塑化合物中并重新分布，以實現(xiàn)更高的I/O密度（圖8）。

0 G4 A  Z6 S! y' ^" b圖8

9 S0 j$ k1 K( [5 w" ^& v每種方法在電氣性能、熱管理、尺寸和成本方面都有權(quán)衡。選擇取決于具體的應(yīng)用需求。
2 J" M! F' N/ N! W
使用TSV的3D IC集成
3D IC集成使用TSV在硅芯片中創(chuàng)建垂直電連接。與傳統(tǒng)封裝方法相比，可實現(xiàn)更高的互連密度和帶寬。關(guān)鍵的3D IC集成技術(shù)包括：
! T$ D  E/ W( D, C6 L- D
2 t: ^9 f5 h# Z' }: s5 F1. 高帶寬內(nèi)存（HBM）：HBM使用TSV和微凸點將多個DRAM芯片堆疊在邏輯基礎(chǔ)芯片上（圖9）。與傳統(tǒng)DRAM封裝相比，可提供顯著更高的內(nèi)存帶寬。HBM對高性能計算、AI和圖形應(yīng)用非常重要。

6 ?7 _% G5 `" ]7 Y; o圖9

2. 芯片疊加晶圓（CoW）堆疊： 單個芯片鍵合到包含TSV的晶圓上的芯片。用于不同類型芯片的異構(gòu)集成。
# W( R4 e6 I: U. ^7 c+ L- W8 L, T
: C& z/ y+ R- n4 ]8 O& u: p3. 晶圓疊加晶圓（WoW）堆疊： 整個晶圓鍵合在一起，TSV提供垂直連接�？蓪崿F(xiàn)很高的互連密度，但需要良好的芯片對芯片對準(zhǔn)。
' d: j3 p5 i, ?' x' d4 z& C6 r
4. 基于中間層的集成： 帶有TSV的中間層充當(dāng)中間基板，連接多個芯片。允許混合不同工藝節(jié)點和芯片類型（圖10）。

圖10

TSV制造和組裝
/ g1 A  ^! P: I* z0 N/ s8 y& jTSV通常使用"中段硅通孔"或"后段硅通孔"工藝制造：
% r. U. D, Q) E

中段硅通孔：TSV在前端工藝（FEOL）之后但在后端金屬化（BEOL）之前形成。

后段硅通孔： TSV在BEOL之后創(chuàng)建，可以從晶圓正面或背面進(jìn)行。

# u! g; z* b, A. W( Q6 M選擇會影響TSV尺寸和制造工藝流程。中段硅通孔更常用于大批量生產(chǎn)。

4 g0 V' F9 B% j/ `帶TSV的3D堆疊組裝通常使用熱壓鍵合（TCB）和銅柱微凸點。通常使用非導(dǎo)電薄膜（NCF）或漿料（NCP）作為底填以提高可靠性。對于HBM堆疊，芯片逐個鍵合，可能限制產(chǎn)量。為解決這個問題，已開發(fā)出同時鍵合多個芯片的集體鍵合方法（圖11）。

圖11
. T$ k) F0 U2 ~# A, w8 m
4 W( M/ k8 F' ?( Y先進(jìn)的3D集成：混合鍵合
0 A4 H4 v# i: B0 X混合鍵合是一種先進(jìn)的互連技術(shù)，可以直接鍵合銅墊而無需焊料凸點。與微凸點方法相比，可實現(xiàn)更細(xì)間距的互連。主要優(yōu)勢包括：
# r+ J8 U  ~; H8 b7 m0 \! N0 @

更高的互連密度

改善的電氣和熱性能

減小封裝高度

混合鍵合可用于各種3D集成場景：
1. 帶TSV的芯片對芯片： 一個芯片混合鍵合到另一個含TSV的芯片上（圖12和13） 。
, l% b# r. t4 n* ^
' ]1 j: D3 |  o; Y( @+ X" R- G圖12

5 n# s. n/ q5 e( K
, Y$ ^0 L! x2 O圖13

2 ]8 w  h* Q6 c; R2. 不帶TSV的芯片對芯片： 用于不需要TSV的應(yīng)用， 如堆疊圖像傳感器（圖14）。

圖14

. }& Z6 u' @0 Y: A' V6 p- v3. 芯片對晶圓：單個芯片混合鍵合到晶圓上的芯片。
9 }: \8 v) _& Q9 g: t5 {
, d# V( ~" N6 B+ h2 Z4. 晶圓對晶圓： 整個晶圓混合鍵合在一起。
7 E6 w6 v  G1 L, Z. P* \: N
5 _) D% Y+ T2 X8 y3 D英特爾、臺積電和三星等主要半導(dǎo)體公司正在積極開發(fā)用于大批量生產(chǎn)的混合鍵合能力。

3D IC的設(shè)計考慮
  s! }, {: A' p  v3D集成帶來了幾個獨特的設(shè)計挑戰(zhàn)：

熱管理： 堆疊多個有源芯片會增加功率密度并可能導(dǎo)致熱點。需要仔細(xì)進(jìn)行熱分析并可能使用熱TSV。

供電： 為堆疊中的所有芯片提供穩(wěn)定電源需要考慮TSV的電阻和電感。

測試： 需要新的測試策略來有效測試部分組裝的3D堆疊并隔離缺陷。

信號完整性： TSV和微凸點引入了新的寄生效應(yīng)，必須建模和管理。

機(jī)械應(yīng)力： 材料之間熱膨脹系數(shù)（CTE）的差異可能導(dǎo)致翹曲和可靠性問題。

成本： 3D集成工藝增加了成本，必須權(quán)衡性能和尺寸優(yōu)勢。
[/ol]
能夠處理多芯片場景和TSV/微凸點模型的先進(jìn)封裝設(shè)計工具對成功開發(fā)3D IC非常必要。

6 O7 H3 H2 x7 t3 O% D4 m7 j應(yīng)用和未來展望
) d; z8 g0 q8 E3 r( n5 Z3D集成技術(shù)在幾個關(guān)鍵應(yīng)用領(lǐng)域得到越來越多的采用：
1. 高性能計算： HBM和先進(jìn)的邏輯疊加邏輯堆疊，用于提高內(nèi)存帶寬和降低延遲。
5 d! c1 v* {% L" |/ F% X2. 移動設(shè)備： PoP和內(nèi)存疊加邏輯堆疊，用于減小尺寸和提高性能。
8 F% r) l, F+ M4 ?" I; A& P" M3. 成像： 具有單獨感應(yīng)和處理層的堆疊圖像傳感器。
3 m+ P+ h9 I- K+ P( d6 o2 b4. 異構(gòu)集成： 結(jié)合不同工藝節(jié)點甚至不同半導(dǎo)體材料（如硅和III-V化合物）的芯片。

" [- X/ i1 X( [* H" k6 O隨著傳統(tǒng)硅縮放變得更具挑戰(zhàn)性和昂貴，3D集成預(yù)計將在繼續(xù)實現(xiàn)類似摩爾定律的整體系統(tǒng)性能和功能縮放方面發(fā)揮越來越重要的作用。
) B: I( g7 x& }- a/ [6 z正在進(jìn)行的研究和開發(fā)的關(guān)鍵領(lǐng)域包括：
4 l# V" M' ]3 [- b+ K

更細(xì)間距的TSV和微凸點

改進(jìn)的熱管理技術(shù)

增強(qiáng)的設(shè)計工具和方法

用于提高可靠性和性能的新材料

通過改進(jìn)制造工藝降低成本

結(jié)論
3D IC集成和先進(jìn)封裝技術(shù)為在傳統(tǒng)2D縮放之外繼續(xù)提高電子系統(tǒng)性能、功能和尺寸提供了很有前途的途徑。盡管仍然存在挑戰(zhàn)，特別是在熱管理和成本方面，但潛在的好處正在推動這些技術(shù)的快速發(fā)展。隨著生態(tài)系統(tǒng)的成熟，可以期待看到3D集成在廣泛應(yīng)用領(lǐng)域的領(lǐng)先半導(dǎo)體產(chǎn)品中變得越來越普遍。

* C1 C2 G5 Q" N$ b" V0 [參考文獻(xiàn)
3 x( |) q; }+ y0 H[1] J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
( T* Q0 e% i7 M) J& ?: d
- END -

軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點擊左下角"閱讀原文"馬上申請

0 ~: A7 Y5 `& K0 |" t1 {. e, Z歡迎轉(zhuǎn)載
& x  E; D  ~: L5 L# j
轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！



1 j; d% x$ u  O: [0 \
% ?% _2 M! q$ ~
6 g2 q1 L$ }. p$ A0 \! U( k0 n關(guān)注我們
2 n: [: ^. ], Y! ?2 V1 R: J5 x' |
3 P! Z5 J9 h* ^7 D0 z$ q

\  T: m( {4 b3 L9 j

{' L% `2 \7 M

$ m2 A1 q. i; C' b1 r8 }- W0 ^1 a

                     
0 i) n6 t: t) [$ c
( F- n2 D1 K( e- s1 X
9 Z3 S6 ^0 b, x6 ?
" G& y! u9 Y- Y% r9 N5 B4 N) I關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
8 R3 I) \; m" c; K' ]1 f
) G" F$ f# ~" f$ U% b" ^http://www.latitudeda.com/
（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）