allegro16.6中原理圖導入第1方網表到pcb出現錯誤

柚子 · 發(fā)表于 2018-4-13 10:06:45

我在學習IPTV視頻時，原理圖里導出第1方網表提示沒有錯誤，但是在pcb里導入原理圖里生成的網絡表時。就有錯誤了。修改了網絡后發(fā)現一直提示那個錯誤。不知道是什么原因造成的？哪位大神幫我看下，有什么解決的辦法。F:\

柚子 · 發(fā)表于 2018-4-13 10:08:53

哪位大神幫我看下是什么問題，謝謝了。

柚子 · 發(fā)表于 2018-4-13 10:11:49

少發(fā)了一張圖片

杭航行 · 發(fā)表于 2022-5-31 09:06:15

66666666666666666666666666666666666666

杭航行 · 發(fā)表于 2022-7-29 09:09:20

感謝分享，學習一下