電子產業(yè)一站式賦能平臺

PCB聯盟網

搜索
查看: 2194|回復: 0
收起左側

高速差分過孔特性研究

[復制鏈接]

197

主題

459

帖子

4080

積分

四級會員

Rank: 4

積分
4080
跳轉到指定樓層
樓主
發(fā)表于 2020-4-17 15:21:13 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
一博科技自媒體高速先生原創(chuàng)文 | 黃剛 * g# D3 k0 z/ G$ h  w# h" M

% ]( F% c  `" j/ k- z! B8 }對于SI工程師而言,沒有什么事情比把PCB結構的仿真結果和測試結果擬合上更令他們感到開心的了。因為能做到這一步,說明了仿真的可靠性,進而可以通過仿真解決大部分的問題,這可謂是PCB行業(yè)的一大福音。- ?# R: H% L. f6 t7 E

" w/ k( p  W5 h# c) D
$ E) a" S& D$ K/ `這也是我們高速先生一直以來的夢想,仿測擬合,雖然只是很簡單的四個字,但是需要包含的理論知識,軟件使用以及測試方法卻需要很長時間的積累。高速先生也在這方面一直在做深入的研究,發(fā)現這的確是一個苦差事。剛好今年的文章中就有一篇講得比較透徹的仿真測試擬合的案例,下面我們一起來看看。6 J/ i8 j( `2 h

2 g  t( A! f- d. n3 h! @5 J0 }
. ?* [" I/ W! C+ ^0 y0 n" a: d+ T4 F題目有點長,但是也很容易理解,講的就是對差分過孔的分析,分析的方法就是通過仿真和測試進行擬合。! S* y0 w6 _6 T$ N! z

* h; L6 W2 P  Y. i% ~1 z0 G, B6 |! ?( t) T. [! G! W' E3 Z' p6 T
大家可能覺得無非就是一對過孔嘛,會3D仿真的人不用半天就能把它建模出來,測試嘛,投一塊測試板,然后把這對孔做上去,通過網絡分析儀一測不就OK了嗎。恩,總體思路的確是這樣,但是隨著文章的深入你會發(fā)現就有一些因素實際上很難去把控。5 A0 x' C+ g0 P( ]% q" ]; q7 |4 t8 R
4 ]! x4 \# p2 N- Y- f1 {% p! X6 l$ F
" I: R# i4 y( }4 Y
文章的開場白,首先是對過孔的特性進行一番介紹,例如過孔的危害是怎么樣的,會影響阻抗啦,會減緩上升時間之類。
2 r/ b; p. T5 i+ X
; k1 F# u0 @, }4 I9 E  ^
" m' P# D; r6 E& R( F# h* t. }9 s( w! U' e% n
然后給出的總體思路與大家的不謀而合,你會發(fā)現除了我們上面說到的那幾個核心步驟之外,還多了一些有的朋友可能沒聽過的步驟,例如de-skew、de-embedding等等,這都是測試中會遇到的專業(yè)術語,我們這里先不講,賣個關子哈。
/ @  c" }4 Y( e1 w1 |
% G8 i# D/ v4 Y" a$ K4 K+ |7 u+ L5 H) g( u0 z. Q' v5 i
! r- }/ T: d. _2 L
本文需要進行仿真測試對比的是一對從L7層換到L16層的過孔,通過做一根L7層和L16層的走線把兩邊去嵌掉,得到我們所關心的過孔結構參數。7 J9 \' o# T0 z8 j

9 D& X: X( M8 K' Y: [5 I7 K
1 V, W, q4 _5 d0 F& Q, O
! B* g* F2 L: I: N" h在去嵌之前,作者先用網分測試出上面三個結構的參數,結果似乎有點奇怪。為什么L16層的走線損耗差得那么厲害,甚至比多一對孔的L7轉L16的結構還差呢?這說不過去!) D4 T. z9 `9 _2 w
# h6 W' z5 c* ?& W

/ x$ G6 t4 x1 G, Y( n. [3 y9 h當作者看到上面結果的模態(tài)轉換也是L16層比較差的時候,大概知道了原因,肯定是由于這對差分線的P和N之間有延時差,也就是skew造成的。然后立馬把L7和L16的走線的P和N單端線的延時拿出來一比,果然證實了這一點。L16層的P和N的延時非常的大,因此造成了損耗在高頻的急劇下降。. L  h* z9 v) D$ B
( B, ^3 q: H' r/ ~

. M" j- U% F) j+ G5 _/ S
  @9 K# m7 Z. M7 s2 C6 O9 h+ ~如果大家沒注意這一點,直接拿來去嵌的話會怎么樣呢?很可能會得到一個錯誤的S參數,高于0dB。6 t. V8 s$ Y, |; s+ s4 a# |% P
. M9 H8 p* ~6 [  b  x
2 c* u5 W( N3 V
為什么P和N會有那么大的skew?主要原因還是由于玻纖效應的影響。L7層和L16層其實都遇到了玻纖效應,只不過程度不同而已,這也從側面說明了玻纖效應的概率性。4 J" n- X# P8 }0 R
2 z) C( e: l6 K4 n* W* k) F# e
+ [1 ~( @% k  r* V

! J$ c! v2 j- r% O如同前文所說,如果我們就這樣去嵌的話,得到了所謂過孔的結果就是下圖這樣的。! W; G- R1 s3 k2 K" A  s
; {+ S: i. G% W7 _
! K# S" L0 N& q: u
* v" \4 |. z) q+ N8 u1 S
那我們應該怎么辦呢?難道需要重新再投一板測試板?先不用哈,我們看看能不能在當前測試數據的情況下做一些優(yōu)化,把skew給去掉,也就是de-skew了。
# q+ `6 y4 F! M, R1 P! }. s$ W8 q$ ?8 p) d% n' l
' j/ B  g' G2 Q0 P
這是本文最核心的內容,也是最難理解的一步。它通過損耗與相位之間的公式,從中反推出相位差,然后通過補償的方式把兩邊的skew抹平。
- K/ \$ ~) \6 G  C# S5 o6 _; j) k) x0 x' R+ h! Z) c$ ~4 ~
) e; A9 R" L$ O; [" p

! z8 V9 U2 H- `+ ]6 p! ~# a& U7 S完成這一步運算之后,再來看優(yōu)化后的測試數據,就會發(fā)現,skew的影響基本沒有了。
" ^+ h6 X) @. n
0 D6 q7 J5 }4 b7 t7 C7 v- N3 V; D, M
/ r2 W2 F/ I* ]! a2 E" d. D( N( k
優(yōu)化后的損耗測試結果就和我們預期的比較吻合了。# G2 d$ S4 `6 ^# B* @$ m

6 P- P& b& n: Y* z% q) V4 X% F$ f' t, H1 ?, e
7 _! t! G3 z4 V" H  L
這個時候再去通過相關去嵌軟件,就能真正的進行去嵌,得到過孔的真實參數。( _, q; Q2 Q. J: {& n

! F7 w1 C7 k5 @; s: P7 o
3 l; c; I  x0 k& w' g
. G9 j- @6 E2 I  u5 ?8 }有了測試結果,后面就要進行仿真了。仿真相對難度小一點,通過對過孔的幾個參數進行掃描,考慮一定的加工誤差之后,就能確定一組加工后的參數值,從而使過孔的仿真結果和測試結果達到基本的吻合了。
8 ]" Y1 h2 |, I. I9 }
  o& H$ ^2 G% ?1 l# R; ]2 N: a
' O, t, x" v* E$ [# c, T) N4 V好,篇幅關系,本文的主要內容就和大家分享到這里了。
# o1 k4 `6 ^7 F2 g/ Q
6 X0 t: n' l8 U  I8 y+ C1 A4 O9 ?  [: [1 {4 J: ?

5 z/ h/ q1 u6 I& h4 D' ~, P7 A* v# _( j8 a, A! j# m
# q  z# m0 @; }$ O0 b9 V
* N3 K" y4 M2 p  ^; u# r) Z) {# i
& ~+ B# g, a6 r- r8 x
. j6 f/ V4 M5 A2 F2 j2 w* w

# T6 w8 x/ G# U4 E, J0 S2 Q8 B0 j; `) r$ b! m
. k' l# ?1 F* f) ]

: w  i+ M, d$ S. {8 I: d8 c' b9 \% g, K+ |( ]% q

& f  C* _1 z* l* S* x7 F3 t8 g6 y1 f* @1 s  a9 r

1 G' y3 x+ B+ L& s7 l7 z, `
" A' A& @9 K# [, V5 v$ P/ |8 z* z! m/ {: o
, K3 F  C$ r. d! r5 P7 x  i

8 j* Z5 O9 n4 H3 q0 o; S4 @, S5 e( U4 ?4 Z

+ H: b2 W% @" T7 e* w! O5 C. m8 k, ^! C5 d5 @
" `- d& g$ K, \0 Y" T$ x
一博科技專注于高速PCB設計、PCB生產、SMT貼片、物料代購http://www.edadoc.com
回復

使用道具 舉報

發(fā)表回復

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則


聯系客服 關注微信 下載APP 返回頂部 返回列表