【科普】DDR5 vs DDR4的不同點(diǎn)

Pcbbar

本文來源：微信公眾號(hào)：信號(hào)完整性 作者：蔣修國(guó)

關(guān)于DDR5的內(nèi)容揭秘的還不是非常多，但是隨著規(guī)范的release，會(huì)有越來越多的相關(guān)內(nèi)容會(huì)出來，本文主要是針對(duì)本人理解的幾個(gè)點(diǎn)來做介紹，并不是最完善的，歡迎大家添磚加瓦。

蔣修國(guó) /文

前面也給大家分享了DDR5的仿真與測(cè)試，由于規(guī)范沒有發(fā)布，所以很多時(shí)候看得并不是很理解。隨著DDR5規(guī)范發(fā)布腳步的越來越近，JEDEC規(guī)范的會(huì)員到時(shí)候就能拿到全文內(nèi)容。

為了讓大家簡(jiǎn)單而快速的有一些印象，本文只是對(duì)DDR5和DDR4不同點(diǎn)的做了一個(gè)簡(jiǎn)單對(duì)比：

   下面分別介紹下這表中列舉的7個(gè)顯著不同點(diǎn)：

1、速率

速率是變化是每一代總線必不可少的一部分。DDR5的最高速率可以達(dá)到了6.4Gbps，與以往的總線發(fā)展一樣，在開始階段6.4Gbps的規(guī)范其實(shí)還沒有完全定義好，看到有些廠商也只做到了4.8G。速率的提升使時(shí)序裕量越來越小，給信號(hào)完整性設(shè)計(jì)帶來極大的挑戰(zhàn)。

2、電壓

電壓從1.2V將會(huì)變到1.1V，下降了8.3%，這是幾代DDR總線以來下降比例最少的一次。說明電子技術(shù)的發(fā)展，對(duì)于低功耗的設(shè)計(jì)難度越來越大。這么低的電壓，其抗干擾設(shè)計(jì)就會(huì)更加的難。對(duì)于電源完整性和信號(hào)完整性的設(shè)計(jì)要求就越來越嚴(yán)苛。

3、均衡

雖然在DDR4的設(shè)計(jì)中有一些場(chǎng)景也有使用均衡，但是常規(guī)芯片中并沒有使用DFE的均衡技術(shù)。但是DDR5的速率提升，已經(jīng)達(dá)到了驚人的6.4Gbps，使信號(hào)的ISI、串?dāng)_、抖動(dòng)等都會(huì)變得更加嚴(yán)重，需要通過均衡技術(shù)來調(diào)整信號(hào)的質(zhì)量。但是均衡也會(huì)導(dǎo)致功耗變大。

4、ODT

DDR5很大的一個(gè)變化來自于ODT。這與ODT的應(yīng)用傳統(tǒng)是一樣的，在DDR4時(shí)，只有DQ/DQS/DM作為接收端時(shí)有使用ODT，而在DDR5這一代總線中，DQ/DQS/DM繼續(xù)保有ODT功能，在CA這類信號(hào)中也使用了ODT。這樣在多拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)時(shí)就更簡(jiǎn)單啦。

5、容量變大

單顆DRAM的容量變得更大，DDR5的單顆容量可以達(dá)到32Gb。

6、Burst length

Burst length變長(zhǎng), DDR4的burst length為8，而DDR5達(dá)到了16。這就使得DDR5的并發(fā)性在DDR4的基礎(chǔ)上提升了一倍，這一技術(shù)也使得信號(hào)更高效的傳遞。

7、Prefetch

從DDR3到DDR4這一代總線的發(fā)展，prefetch是沒有變化的，不知道是不是當(dāng)時(shí)有些問題沒有突破，但是DDR5這一代總線，依然借助于prefetch來提升信號(hào)傳遞的速率。

雖然本文只介紹了這7個(gè)不同點(diǎn)，實(shí)際上從現(xiàn)在的DDR5規(guī)范來看，還是有非常多的變化，比如增加了CA的眼圖要求，等等，DDR5規(guī)范的內(nèi)容都比之前增加了100多頁。

聲明：本文來源于微信公眾號(hào)：信號(hào)完整性 作者：蔣修國(guó)，版權(quán)歸原作者所有。

如涉及版權(quán)或?qū)Π鏅?quán)有所疑問，請(qǐng)第一時(shí)間與我們聯(lián)系