DSP + ZYNQ核心板，是如何實現(xiàn)核間通訊呢？|基于DSP + ZYNQ評估板TL6678ZH-EVM

peng85246

上篇推文為大家介紹了創(chuàng)龍科技(Tronlong)最新推出的DSP + ZYNQ評估板TL6678ZH-EVM，由核心板和底板構成，核心板(SOM-TL6678ZH)集成了C6678和Zynq-7045/7100兩款不同架構的處理器。
1 s3 g$ ?: b2 J) |) D" \+ B, A
2 k7 K# e, v+ n. n
$ }- ^$ Z6 T8 y5 a- u  r那么這款DSP + ZYNQ核心板，是如何實現(xiàn)核間通訊呢？
# Q. y/ G, |; _2 m  u

6 t& D0 Y* M* K+ T* ^) s​
; H- L$ o; W' |* Z4 }0 C" C; h( m

核心板簡介
SOM-TL6678ZH是一款基于TIKeyStone架構C6000系列TMS320C6678八核C66x定點/浮點DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設計的高端異構多核工業(yè)級核心板。TMS320C6678每核心主頻可高達1.25GHz，XC7Z045/XC7Z100集成PS端雙核ARM Cortex-A9 + PL端Kintex-7架構28nm可編程邏輯資源。核心板內部DSP與ZYNQ通過SRIO通信總線連接，并通過工業(yè)級高速B2B連接器引出千兆網(wǎng)口、PCIe、HyperLink、EMIF16、USB、CAN、UART、GTX等通信接口。
4 J/ R" c8 w, l+ s  ?" y​
3 `9 m& H3 s$ N9 M- W) N! F9 R* x$ k​


8 y( D5 [9 N  ^0 c! t, M
; M6 o+ B' r- z# ]# H2 t
本文主要介紹DSP + ZYNQ基于SRIO的通信案例。
% c% }% V7 t4 n! I) |2 T7 K2 p案例源碼、產品資料（用戶手冊、核心板硬件資料、產品規(guī)格書）可點site.tronlong.com/pfdownload。
/ P) t* [( q( B& b$ D

# d+ V+ G# Y! V! E: I( O: q% d
9 e* e% U/ A8 ^7 T
1 SRIO簡介SRIO(Serial Rapid I/O)是高速串行RapidIO通信接口，常用于DSP與DSP、DSP與FPGA之間的數(shù)據(jù)高速傳輸。SRIO引腳占用數(shù)量少，支持多點傳輸，速率可配置為1.25Gbps、2.5Gbps、3.125Gbps和5Gbps。
( N% y/ y- \  d5 gSRIO包含三層結構協(xié)議，即物理層、傳輸層、邏輯層。
% C" b) I2 x  T/ m$ C! u7 U1 w- m（1） 邏輯層：定義包的類型、大小、物理地址、傳輸協(xié)議等必要配置信息。
( P9 r3 o" A( r（2） 傳輸層：定義包交換、路由和尋址規(guī)則，以確保信息在系統(tǒng)內正確傳輸。
（3） 物理層：包含設備級接口信息，如電氣特性、錯誤管理數(shù)據(jù)和基本流量控制數(shù)據(jù)等信息。
RapidIO體系結構如下：
7 C# v8 G3 {9 b/ b

. T9 G- t/ u6 H) n7 z6 G
+ `/ [4 j* x+ U' G5 C% L( \* o
​
2 ?0 u3 Z# s6 a​


2 SRIO通信案例



2.1 關鍵代碼2.3.1 DSP工程（1） 程序配置說明。
- p( k* Q  a- _/ e% N# B- W' d​
. R6 q0 `9 M6 z

8 I' a$ h* ^, g" C6 m5 d  n4 S/ L


: I3 N, |+ X6 f: u
（2） 使能SRIO PSC，初始化SRIO子系統(tǒng)，SRIO通信測試。
) y6 k# G9 O0 b, M: o) N( o. G  G

​
- Q+ R8 w+ P; G; k6 `; L& d

# U2 ~0 t% m# S% g3 P! J



​
- g3 d+ g) |  _( Y& b! A. A( X

( @7 u, ~& F" D8 k- g3 l) z* f  C* L7 v
1 b; n7 |/ _( L) v$ a
​
* J! ^: R# ~6 r# v$ v6 ^6 u4 x7 }* S
* u( ?2 a, d/ G8 ?4 c! F



, h0 Z5 \; U" a" [  C
（3） 以NWRITE + NREAD和SWRITE + NREAD模式進行SRIO通信測試，單次讀寫大小為transfer_size，單位為Byte。w_format_type寫格式類型在main函數(shù)中調用srio_test()傳入。


: {/ j: g, l4 X

​
7 g9 l; L& F# e1 [, L, c3 K
' n$ D; a" S- w" p" G, Z
) Z$ R2 N$ Q% i2 q$ R+ H- B
. K' E" ~# m) g  v, }6 _
7 w8 V3 X/ a+ h) s% F
' p  e2 S8 e3 S8 J5 N9 m* M* z
（4） SRIO寫測試流程。
4 q% D3 J3 |" d( l0 g) `2 g: z/ |' Y
7 x+ @. \# ~& g' X. z- _


% d8 u% B+ g$ h! Y​
, t7 j6 I/ C1 a+ f  q​
. u7 H: X3 K$ n  ^​


  G8 @+ o+ H, N- J$ \4 Q9 s6 T2 a



/ {) Z  O+ t. W5 s（5） SRIO讀測試流程。



9 S( O& D# O$ M' J' ?, z
​
​
* K  s  _! L% l( {/ f# G% ?/ z​
0 o0 e0 X) T0 g: N3 g1 w- W9 m' L
/ y7 K; b& e! q





' [9 E' F8 V# ~
- j: ]8 V6 g9 C7 K7 L# Q, f2.3.2 ZYNQ工程（1） 端口定義。
4 }. p( s2 U$ U


) o7 h, ?( ^" j% a8 B4 ]
( }+ u, U2 O+ {, X# n​

2 V9 m4 d& X* d! [5 y

6 ^5 g# O" G) @2 }; |; P
- M- \: t. h0 ]1 L% s/ T

4 J4 R0 m2 v: [. K8 K（2） 使用STARTUPE2原語提供的EOS作為系統(tǒng)復位信號,CFGMCLK(65MHz)作為系統(tǒng)時鐘。


+ z7 D7 E9 _$ _0 S" @9 U" _  `

​
  S* w9 n% z- E  ~


0 e* H- E& }  L$ p
8 H% ~; d$ {4 v- B; O; z% E. o8 s
! y# L: {& {7 A+ t* Q6 |/ N
（3） 例化Serial RapidIO Gen2 IP核。
% C) w( A3 J% L* d/ i

3 j" {( e$ i) G9 F" Z9 C; S

​

# ?! Z6 S! X$ o% w) H* ^8 l- f
% w, N! N  ~% ]6 w% P
4 o7 ?6 v5 Y: {3 W
2 I" Y/ g  G/ _1 \$ E6 T

9 V& t2 W' Y9 I+ C2 `

​






​
6 R7 x( E% t; _4 r7 j
# z3 U; p; J" k  ?! t
# S5 W! c0 v/ I6 W8 L# k

, L0 O2 n5 T" s
: ^" c: q) [5 @. d: L+ f/ B
其中Serial RapidIO Gen2 IP核輸出的log_clk為125MHz。

+ e  o7 _& X( i) E


' D* E! M# z: {; Q​

: _$ r& o& t6 J3 s" |  ~1 @2 F
1 b% F" a, Y4 \; U- J1 b, [4 O



% V/ C, |) T0 q5 O（4） 調用srio_response_gen模塊，其接口與Serial RapidIO Gen2 IP核連接。

* t5 s: P4 Z2 [8 Q
6 X6 z, s( D; K3 o( N
( n1 _5 h8 G5 e
% [' F* S' n1 c; E5 u​




​
3 o, L0 @0 k$ `, [​


SRIO詳細開發(fā)說明請參考產品光盤“6-開發(fā)參考資料\TI官方參考文檔\”目錄下的《Serial Rapid IO (SRIO) User Guide.pdf》文檔。
# g5 f1 R. S7 o% _5 t) u" e備注：關于本案例涉及的IP核、模塊的配置詳細說明，可下載產品資料進行查看。
) _. K8 s5 y& e7 V
! P8 S; k4 B, p- X# u3 R/ I( ]
/ Z4 l5 n% {! P" t# P. R' \7 E# {
2.2 案例功能評估板DSP端和ZYNQ PL端進行SRIO通信測試，并統(tǒng)計讀寫速率。評估板DSP端作為Initiator，評估板ZYNQ PL端作為Target。SRIO默認配置為x4模式，每個通道速率5Gbps，并分別使用NWRITE + NREAD和SWRITE + NREAD模式進行測試。ZYNQ PL端使用一個36Kbit的BRAM作為設備存儲空間，將DSP端發(fā)送的過來數(shù)據(jù)儲存至BRAM。
2.3 案例測試先加載運行ZYNQ PL端程序，再運行DSP端程序，CCS Console窗口將打印測試結果。
NWRITE + NREAD模式：NWRITE= 12.50Gbps  NREAD= 7.74Gbps
! j4 c9 d3 r/ L3 b8 W7 ?SWRITE + NREAD模式：SWRITE= 12.49Gbps   NREAD= 7.74Gbps
備注：由于寫測試僅統(tǒng)計發(fā)送數(shù)據(jù)至SRIO FIFO的時間，讀測試統(tǒng)計發(fā)送讀請求并等待Target發(fā)送數(shù)據(jù)完成的時間，因此寫速率將比讀速率高。

. [' P4 t( V3 j
7 n9 }" O, N2 [" Q* C

​
8 U2 p9 b  K) R$ n0 J6 P* a) v

; A6 K$ j4 g7 j3 d) g$ W

  O. E& y0 S- C+ r9 R) z$ g


2 W" S# ]% u2 J: D- L( i​
​

" c- z6 G* O/ Z  n2 R: G
- u5 {6 ~4 C$ a% z0 x, J; F; V

L森畾

功能能性替代6678的國產多核定點和浮點數(shù)字處理器，國產替代是趨勢，需要的聯(lián)系QQ:191321088

黑夜中

感謝分享。

61ddba56cff68

6666666666