|
800.png (71.55 KB, 下載次數(shù): 90)
下載附件
保存到相冊(cè)
2016-11-13 15:31 上傳
: V+ M9 _ z9 N& A
G) h1 }- x# f- Y, m1 @% K1.基極必須串接電阻,保護(hù)基極,保護(hù)CPU的IO口。: ?; F3 m9 w* b8 W$ L
. m1 N7 J) e& V( n! {$ C2.基極根據(jù)PNP或者NPN管子加上拉電阻或者下拉電阻。, n* h" D! d* D" p# {# d l" Y+ C+ d1 R
; {+ L$ m( g! s: l
3.集電極電阻阻值根據(jù)驅(qū)動(dòng)電流實(shí)際情況調(diào)整。同樣基極電阻也可以根據(jù)實(shí)際情況調(diào)整。
$ C, a- H& d4 {! B) F' B% K8 y6 L1 m
基極和發(fā)射極需要串接電阻,該電阻的作用是在輸入呈高阻態(tài)時(shí)使晶體管可靠截止,極小值是在前級(jí)驅(qū)動(dòng)使晶體管飽和時(shí)與基極限流電阻分壓后能夠滿足晶體管的臨界飽和,實(shí)際選擇時(shí)會(huì)大大高于這個(gè)極小值,通常外接干擾越小、負(fù)載越重準(zhǔn)許的阻值就越大,通常采用10K量級(jí)。# A: L% p/ H$ f2 C3 P( w# w
8 a" Q# P* @. U# r4 D% ]
防止三極管受噪聲信號(hào)的影響而產(chǎn)生誤動(dòng)作,使晶體管截止更可靠!三極管的基極不能出現(xiàn)懸空,當(dāng)輸入信號(hào)不確定時(shí)(如輸入信號(hào)為高阻態(tài)時(shí)),加下拉電阻,就能使有效接地。
$ Q; y. G: e( @4 R0 o' ?
8 C, t/ {( | c; {# x特別是GPIO連接此基極的時(shí)候,一般在GPIO所在IC剛剛上電初始化的時(shí)候,此GPIO的內(nèi)部也處于一種上電狀態(tài),很不穩(wěn)定,容易產(chǎn)生噪聲,引起誤動(dòng)作!加此電阻,可消除此影響(如果出現(xiàn)一尖脈沖電平,由于時(shí)間比較短,所以這個(gè)電壓很容易被電阻拉低;如果高電平的時(shí)間比較長(zhǎng),那就不能拉低了,也就是正常高電平時(shí)沒(méi)有影響)!
) v7 I1 L/ t8 T# h+ C+ b# C( [' K! `4 b
但是電阻不能過(guò)小,影響泄漏電流。ㄟ^(guò)小則會(huì)有較大的電流由電阻流入地)
1 n/ c. D; K6 c( [# M8 g1 Y. |: E# v
/ _+ y) l+ {! p1 p2 o當(dāng)三極管開(kāi)關(guān)作用時(shí),ON和OFF時(shí)間越短越好,為了防止在OFF時(shí),因晶體管中的殘留電荷引起的時(shí)間滯后,在B,E之間加一個(gè)R起到放電作用。) ]# y3 g# l* D; O- T9 C
. {' B: w F. [" U$ G; z+ Z
: T8 A2 b( ] z1 D9 V" u6 I0 P* u
' A' F2 h0 j0 F |
|