電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 983|回復(fù): 0
收起左側(cè)

編譯時(shí)出現(xiàn)錯(cuò)誤,求幫忙

[復(fù)制鏈接]

594

主題

958

帖子

5093

積分

四級(jí)會(huì)員

Rank: 4

積分
5093
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2022-11-29 15:36:52 | 只看該作者 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
Error: Port "clk" of type NOC of instance "inst1" is missing source signal
( @" m" k0 M& M! X" F4 L6 q& n. SError: Port "address[9..0]" of type sin of instance "inst7" is missing source signal
9 O! o9 p, n! Q* ~2 ?2 d' GError: Port "clock" of type mult10x8 of instance "inst8" is missing source signal5 K4 P7 q6 p7 ~) U/ p
Error: Port "clock" of type mult10x8 of instance "inst14" is missing source signal1 x( o) F0 B5 {8 \% D- Q  M
Error: Width mismatch in port "dataa[9..0]" of instance "inst" and type ADDF8 -- source is ""result[19..0]" (ID mult10x8:inst8)"
' M. ^1 t4 j0 J% H, B1 n. I# t) d; GError: Width mismatch in port "datab[9..0]" of instance "inst" and type ADDF8 -- source is ""

發(fā)表回復(fù)

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表