王志文-2片DDR3的PCB作業(yè)

度心

布局方案
1、DDRx1時(shí)，點(diǎn)對(duì)點(diǎn)布局，留出繞線空間
2、DDRx2時(shí)，相對(duì)于CPU中所接信號(hào)管腳中心對(duì)稱，注意地址線的線空間和串接電阻的放置位置
3、DDRx4和DDRx8時(shí)，一般兩兩正反對(duì)貼，同層放置時(shí)將導(dǎo)致遠(yuǎn)端分支過長
2片DDR3
1、2片DDR相對(duì)于CPU對(duì)稱式布局
2、濾波電容靠近IC管腳進(jìn)行擺放
3、DDR相對(duì)距離
     當(dāng)中間無排阻時(shí):600-800mi
     當(dāng)中間有排阻時(shí):800-1000mi
4、特性阻抗:單端50歐,差分100歐
5、數(shù)據(jù)線每11根盡量走在同一層,比SDRAM多了一對(duì)LDQS差分
6、信號(hào)線的間距滿足3W原則
7、數(shù)據(jù)線、地址(控制)線、時(shí)鐘線之間的距離保持20mil以上或至少3W，
空間允許的情況下,應(yīng)該在它們走線之間加一根地線進(jìn)行隔離。地線寬度推薦為15-30mil
8、VREF電源走線先經(jīng)過電容再進(jìn)入管腳，VREF電源走線線寬推薦不小于20mil,與同層其他信號(hào)線間距最好20mil以上。
9、數(shù)據(jù)線組內(nèi)長度誤差范圍控制在+/-25mil，地址線誤差范圍控制在+/-100mil