電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 360|回復(fù): 0
收起左側(cè)

TSMC | 高帶寬Chiplet互連的技術(shù)、挑戰(zhàn)與解決方案

[復(fù)制鏈接]

686

主題

686

帖子

5863

積分

四級(jí)會(huì)員

Rank: 4

積分
5863
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-11-29 08:01:00 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
引言
/ Q" [; g% u! ]& u人工智能(AI)和機(jī)器學(xué)習(xí)(ML)技術(shù)的需求正以驚人的速度增長(zhǎng),遠(yuǎn)超摩爾定律的預(yù)測(cè)。自2012年以來,AI計(jì)算需求以每年4.1倍的速度指數(shù)增長(zhǎng),為半導(dǎo)體制程縮放和集成帶來重大挑戰(zhàn)。為應(yīng)對(duì)這些需求,業(yè)界采用了基于Chiplet的設(shè)計(jì)方法,將較大系統(tǒng)分解為更小、更易于管理的組件,這些組件可以分別制造并通過先進(jìn)封裝技術(shù)進(jìn)行集成[1]。
+ o# H' v: o0 T* N) r) Z' w6 c
6 |# ]' r1 H/ r" O; P# p% e3 e$ ?7 K; [' Y8 a. _
先進(jìn)封裝技術(shù)3 B% @$ t  @# f" M3 r4 \
先進(jìn)封裝技術(shù)可以大致分為2D、2.5D和3D方法。2.5D集成技術(shù),包括晶圓級(jí)芯片堆疊(CoWoS)和集成扇出型封裝(InFO),在高性能計(jì)算應(yīng)用中獲得了顯著發(fā)展。3 n) `1 k) a( W7 a5 Y: F

$ t1 q# y1 q" E5 c7 P3 a' @" t5 U圖1:臺(tái)積電3D Fabric技術(shù)組合,展示了包括CoWoS、SoIC和InFO平臺(tái)在內(nèi)的各種封裝選項(xiàng),滿足不同集成需求。
/ y! ~" b, ?% o; c0 K% R4 h5 V: y' e+ A4 P
CoWoS技術(shù)提供三種主要變體:
2 ^+ K4 l) A, E- N1. CoWoS-S:采用硅中介層實(shí)現(xiàn)密集金屬布線
0 O1 f& E1 U. n5 f2. CoWoS-R:在有機(jī)中介層中使用重布線層
# n8 ~( X+ h/ |8 ?, D3. CoWoS-L:結(jié)合-R和-S兩種方案的優(yōu)勢(shì)
% d: J/ r( ^- H/ E) `: L$ e" C
, g, c% x1 S3 K3 i5 e/ O5 ~( sInFO平臺(tái)已從移動(dòng)應(yīng)用發(fā)展到高性能計(jì)算,提供多種選項(xiàng),包括局部硅橋接和嵌入式去耦電容,以實(shí)現(xiàn)更好的供電性能。* ]. E3 {; m" V' y9 G

4 @, Z; p; r1 |7 Y" \芯片間互連應(yīng)用8 k% B' G: l; H9 y5 W
芯片封裝的演進(jìn)帶來了各種凸點(diǎn)間距縮放選項(xiàng),從傳統(tǒng)MCM封裝(110-130μm間距)到先進(jìn)的2.5D封裝(40μm間距)和3D集成(9μm或更小間距)。
- h& R) I* V/ q( c7 X9 y  c 7 K) u: Z5 D! r3 [& [% y) R
圖2:凸點(diǎn)間距縮放視角,展示了從MCM到先進(jìn)封裝技術(shù)的演進(jìn),隨著間距減小帶寬密度不斷提高。
- U3 a/ k' E3 R9 F, B/ W" l* ]1 n3 ]! e: s3 D" M
現(xiàn)代Chiplet系統(tǒng)中使用不同的互連技術(shù)服務(wù)于不同目的:
; g) N+ g, m& [2 T
  • 計(jì)算到計(jì)算及IO連接使用UCIe PHY
  • 計(jì)算到內(nèi)存連接使用HBM PHY
  • 計(jì)算到SRAM連接通過3D堆疊實(shí)現(xiàn)
  • IO chiplet到外部IO使用XSR-SerDes
    , W1 R( o$ {" A- I+ w! Z+ _( `) m

    6 K/ x4 M) A, z9 j7 v, B. m
    ; V, h& {  B! Y+ q6 X4 V圖3:芯片間互連應(yīng)用,展示了計(jì)算芯片、內(nèi)存和IO組件之間的不同類型連接。
    & L+ ]8 e% B" o. z1 _6 g) E$ ~2 {, g! C- ]
    設(shè)計(jì)考慮和挑戰(zhàn)8 o4 k0 h9 t$ f8 I/ s1 @$ u
    通道優(yōu)化在實(shí)現(xiàn)最佳信號(hào)完整性和可布線性方面發(fā)揮關(guān)鍵作用。設(shè)計(jì)人員必須平衡各種因素,包括介電層厚度、金屬間距、層厚度和過孔封裝規(guī)則。
    2 }9 i4 |. G) ~" K
      M, I2 j6 F+ M6 L圖4:通道可布線性和信號(hào)完整性優(yōu)化,展示了中介層子部分設(shè)計(jì)和相應(yīng)的信號(hào)完整性測(cè)量。" K6 I2 N& q* ]2 J& B

    # Z! R% G5 B# W" Q供電代表另一個(gè)關(guān)鍵挑戰(zhàn),尤其是在電流密度不斷增加的情況下,F(xiàn)代解決方案包含多級(jí)去耦電容:
    0 W2 M+ z5 e2 d" e  |$ _0 P2 U8 ]
    $ ]' y  g3 }3 A圖5:供電網(wǎng)絡(luò)的去耦電容策略,展示了不同類型電容及其在系統(tǒng)中的布置。
    . v! X7 c/ X* ?; X
      K* d. D8 R3 W未來趨勢(shì)和發(fā)展+ R" Z4 C% `. L+ I  [
    業(yè)界持續(xù)追求更高的帶寬密度和能源效率。技術(shù)制程縮放在實(shí)現(xiàn)這些改進(jìn)方面發(fā)揮核心作用。; s+ _; ?! T2 v! B/ }; g3 e

    5 t+ v/ o' h! H6 S3 T圖6:技術(shù)和帶寬縮放趨勢(shì),展示了數(shù)據(jù)速率、凸點(diǎn)間距和制程節(jié)點(diǎn)之間的關(guān)系。( o* |! x( ~; w' o: ~+ m' O

    ' H% ]) O" n1 }& V8 x4 O& n) J對(duì)于更大規(guī)模集成,晶圓級(jí)封裝變得越來越重要。這種方法允許超越傳統(tǒng)光罩尺寸限制的集成。
    0 D# C0 e! _8 C9 y2 f- d; G 7 e! Z# z, v; E- J' `# Z
    圖7:晶圓級(jí)系統(tǒng)擴(kuò)展示意圖,展示了多個(gè)Chiplet和HBM內(nèi)存在晶圓級(jí)系統(tǒng)中的集成。7 e6 I! j/ l9 K, L# [
    % N0 G: a4 C/ d* i2 {7 c
    結(jié)論" S1 g7 N+ ^: i9 y4 |6 Y/ y
    高帶寬Chiplet互連是下一代計(jì)算系統(tǒng)的核心技術(shù)。通過仔細(xì)考慮封裝技術(shù)、互連架構(gòu)和設(shè)計(jì)優(yōu)化,這些系統(tǒng)能夠?yàn)橐髧?yán)格的AI和ML應(yīng)用提供所需的性能。隨著行業(yè)不斷發(fā)展,供電、散熱和系統(tǒng)集成方面的新挑戰(zhàn)將推動(dòng)該領(lǐng)域的進(jìn)一步創(chuàng)新。
    5 ]1 G/ o3 D9 Y+ }* E+ Z5 F% t5 H/ j8 e4 I  P  R
    參考文獻(xiàn)
    / `$ D- ^- G, `: @4 T6 j[1] S. Li, M. Lin, W. Chen and C. Tsai, "High-bandwidth Chiplet Interconnects for Advanced Packaging Technologies in AI/ML Applications: Challenges and Solutions," IEEE Open Journal of the Solid-State Circuits Society, 2024, doi: 10.1109/OJSSCS.2024.3506694
    2 d  ?# s8 r/ s+ f7 M" N, \; o, |! ?6 S6 R# O% u
    END
    7 j# X2 ]0 P: h. S7 c5 @5 \, Z

    ; x; m+ f, f" S' h7 g  e" f7 |8 Q- j2 y2 w# e; Y9 L% j
    軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
    + ?6 ~8 z* [% U" W點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)2 t- ]& N' u9 T% O3 i

    ) N9 z3 t/ N( {5 V3 ^8 J; ]  U歡迎轉(zhuǎn)載
    5 x8 ^0 r# O5 O
    : b1 l. N3 ~* h轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!
    - f  h# W* {3 i/ l& ]5 J8 I6 t# S! _! [

    4 f8 i1 D, O1 |7 d. H7 i
    7 m' B5 y( y; v
    . @# b+ F1 e2 t! D+ m. b
    % X) x6 n. ?6 a4 x' N
    關(guān)注我們
    / m/ Q7 R) ^6 T
    9 B7 W4 l2 C4 A

    6 `2 K5 O4 M3 i0 Q3 A# M1 }. M# h# G
    8 @9 |, K- |5 F9 d* f

    * L- \6 Z- s1 j$ E
    . {5 F1 w; L5 q0 V$ Y& G" E2 Y

      `- ~* i0 h7 `; [& f: o
    $ u9 r: w$ l: B" H0 ?
                          $ k- ]7 |" E: b

    ( ?) d% {, S4 K7 B. G) e6 Y' b) ^
    7 s( [8 X* R! Y+ a: \5 [- P

    ( E$ R) O9 ^9 j9 G關(guān)于我們:
    * x; U* z$ t, C* G深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。' q- p1 h9 q6 j3 o( B/ [' J5 C; d
    / `. d6 e& K) L* s
    http://www.latitudeda.com/
    8 K8 _& F2 }4 o9 T* i: H3 s(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 發(fā)表回復(fù)

    本版積分規(guī)則


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表