TSMC | 高帶寬Chiplet互連的技術(shù)、挑戰(zhàn)與解決方案

逍遙設(shè)計(jì)自動(dòng)化

引言
7 ~1 i/ k, e* c# H; y7 w# y人工智能(AI)和機(jī)器學(xué)習(xí)(ML)技術(shù)的需求正以驚人的速度增長，遠(yuǎn)超摩爾定律的預(yù)測(cè)。自2012年以來，AI計(jì)算需求以每年4.1倍的速度指數(shù)增長，為半導(dǎo)體制程縮放和集成帶來重大挑戰(zhàn)。為應(yīng)對(duì)這些需求，業(yè)界采用了基于Chiplet的設(shè)計(jì)方法，將較大系統(tǒng)分解為更小、更易于管理的組件，這些組件可以分別制造并通過先進(jìn)封裝技術(shù)進(jìn)行集成[1]。
# v) }) i# j: I/ {* N- j  Q
! Y# O3 d. G3 N' r
先進(jìn)封裝技術(shù)
先進(jìn)封裝技術(shù)可以大致分為2D、2.5D和3D方法。2.5D集成技術(shù)，包括晶圓級(jí)芯片堆疊(CoWoS)和集成扇出型封裝(InFO)，在高性能計(jì)算應(yīng)用中獲得了顯著發(fā)展。
6 `9 \; u$ B2 i; c
/ T7 [7 k5 _& F% V圖1：臺(tái)積電3D Fabric技術(shù)組合，展示了包括CoWoS、SoIC和InFO平臺(tái)在內(nèi)的各種封裝選項(xiàng)，滿足不同集成需求。

CoWoS技術(shù)提供三種主要變體：
1. CoWoS-S：采用硅中介層實(shí)現(xiàn)密集金屬布線
2. CoWoS-R：在有機(jī)中介層中使用重布線層
$ [! ~: y9 a5 \5 O1 U7 j/ b& u3. CoWoS-L：結(jié)合-R和-S兩種方案的優(yōu)勢(shì)
! G% L" Z+ c; x8 ]+ K" r3 z2 b6 d
, h; x1 z* Z% [! j8 z7 B! yInFO平臺(tái)已從移動(dòng)應(yīng)用發(fā)展到高性能計(jì)算，提供多種選項(xiàng)，包括局部硅橋接和嵌入式去耦電容，以實(shí)現(xiàn)更好的供電性能。
; R8 G! P7 M( }) k1 |: O0 A# M) {
芯片間互連應(yīng)用
0 I- e' R- K0 d. h# |* H2 p/ o- }芯片封裝的演進(jìn)帶來了各種凸點(diǎn)間距縮放選項(xiàng)，從傳統(tǒng)MCM封裝(110-130μm間距)到先進(jìn)的2.5D封裝(40μm間距)和3D集成(9μm或更小間距)。

圖2：凸點(diǎn)間距縮放視角，展示了從MCM到先進(jìn)封裝技術(shù)的演進(jìn)，隨著間距減小帶寬密度不斷提高。
$ w* Q% o  |+ a
現(xiàn)代Chiplet系統(tǒng)中使用不同的互連技術(shù)服務(wù)于不同目的：

計(jì)算到計(jì)算及IO連接使用UCIe PHY

計(jì)算到內(nèi)存連接使用HBM PHY

計(jì)算到SRAM連接通過3D堆疊實(shí)現(xiàn)

IO chiplet到外部IO使用XSR-SerDes

: j* w/ r0 @6 A% j/ I' O& l" K/ x" B
圖3：芯片間互連應(yīng)用，展示了計(jì)算芯片、內(nèi)存和IO組件之間的不同類型連接。

設(shè)計(jì)考慮和挑戰(zhàn)
通道優(yōu)化在實(shí)現(xiàn)最佳信號(hào)完整性和可布線性方面發(fā)揮關(guān)鍵作用。設(shè)計(jì)人員必須平衡各種因素，包括介電層厚度、金屬間距、層厚度和過孔封裝規(guī)則。

圖4：通道可布線性和信號(hào)完整性優(yōu)化，展示了中介層子部分設(shè)計(jì)和相應(yīng)的信號(hào)完整性測(cè)量。
9 m+ c" Z+ W- T
, v$ s9 R/ n2 q$ O供電代表另一個(gè)關(guān)鍵挑戰(zhàn)，尤其是在電流密度不斷增加的情況下。現(xiàn)代解決方案包含多級(jí)去耦電容：

: e" @" H# I; b# D5 c2 O圖5：供電網(wǎng)絡(luò)的去耦電容策略，展示了不同類型電容及其在系統(tǒng)中的布置。

未來趨勢(shì)和發(fā)展
業(yè)界持續(xù)追求更高的帶寬密度和能源效率。技術(shù)制程縮放在實(shí)現(xiàn)這些改進(jìn)方面發(fā)揮核心作用。
" C- R" R, z/ e% i# `
! J  h: ]  [! g9 @2 v7 a5 k3 S圖6：技術(shù)和帶寬縮放趨勢(shì)，展示了數(shù)據(jù)速率、凸點(diǎn)間距和制程節(jié)點(diǎn)之間的關(guān)系。

- O7 T; i" F  f4 h. e# Z: r0 }7 n對(duì)于更大規(guī)模集成，晶圓級(jí)封裝變得越來越重要。這種方法允許超越傳統(tǒng)光罩尺寸限制的集成。
3 D9 g/ {- e' i5 Z: k
圖7：晶圓級(jí)系統(tǒng)擴(kuò)展示意圖，展示了多個(gè)Chiplet和HBM內(nèi)存在晶圓級(jí)系統(tǒng)中的集成。

結(jié)論
高帶寬Chiplet互連是下一代計(jì)算系統(tǒng)的核心技術(shù)。通過仔細(xì)考慮封裝技術(shù)、互連架構(gòu)和設(shè)計(jì)優(yōu)化，這些系統(tǒng)能夠?yàn)橐�求�?yán)格的AI和ML應(yīng)用提供所需的性能。隨著行業(yè)不斷發(fā)展，供電、散熱和系統(tǒng)集成方面的新挑戰(zhàn)將推動(dòng)該領(lǐng)域的進(jìn)一步創(chuàng)新。

參考文獻(xiàn)
[1] S. Li, M. Lin, W. Chen and C. Tsai, "High-bandwidth Chiplet Interconnects for Advanced Packaging Technologies in AI/ML Applications: Challenges and Solutions," IEEE Open Journal of the Solid-State Circuits Society, 2024, doi: 10.1109/OJSSCS.2024.3506694
2 w2 C" }* ?6 t9 T: y
; E$ {# M$ P0 r2 K# I+ bEND


軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
& ]* r- {( V$ }點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
( ?. H- ^% G* \7 ~7 [4 _: s
歡迎轉(zhuǎn)載

轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！


  e0 o: m/ T6 V8 i6 Q$ v+ a
7 |% j# r4 y: o, P7 O9 p

$ L+ K0 A; t' D& k* H關(guān)注我們
3 t9 h8 U2 R) q+ I
9 K9 _1 L9 V! i1 @1 ]1 H; D: c1 \

, r2 c3 a# [0 ^3 R6 @0 o  W+ p

4 f0 Z0 q$ D7 J

% G1 g9 T$ N8 b ) ~4 ?, G6 W. m/ S; _

                     
! L7 t% M" i5 x* H$ V2 T


關(guān)于我們：
0 n* {3 J, h. o( n5 J深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
7 I/ |: Q0 s  o, |5 ?! Z
http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）