edadoc

PCB設(shè)計(jì)中包地就好好包，不要這么“摳門(mén)”好嗎？

已有 336 次閱讀2021-5-19 09:30 | PCB設(shè)計(jì), 包地, 阻抗, gap, 諧振

作者：一博科技高速先生自媒體成員黃剛

正所謂包地包得好，阻抗和串?dāng)_控制沒(méi)煩惱，包地包不好，debug時(shí)就真的很困擾！下面來(lái)大家介紹一個(gè)與“摳門(mén)”有關(guān)的包地設(shè)計(jì)誤區(qū)。

關(guān)于包地，高速先生之前也寫(xiě)過(guò)很多關(guān)于它的文章，例如包地的間隔，包地的打孔，包地的參考這些方面的誤區(qū)。當(dāng)你們以為包地的問(wèn)題我們已經(jīng)講完的時(shí)候，我們又有新的idea了。這次終于和我們的客戶debug案例無(wú)關(guān)了哈，純粹是高速先生自己測(cè)試板研究的東西。

高速先生在某一次去計(jì)算包地阻抗的時(shí)候，看到了阻抗計(jì)算的模型，突然有一個(gè)很有意思的問(wèn)題涌現(xiàn)出來(lái)，那就是這個(gè)模型規(guī)定了信號(hào)的線寬，信號(hào)到下面參考平面的厚度，信號(hào)到旁邊同層包地距離，這樣就算出了阻抗值，那么同層包地的地平面寬度對(duì)信號(hào)的阻抗會(huì)有影響嗎？于是高速先生就想要不要做一塊測(cè)試板出來(lái)測(cè)試驗(yàn)證下。

光是想想可不是高速先生的風(fēng)格，終于找一個(gè)空閑的時(shí)候，高速先生就把這塊測(cè)試板設(shè)計(jì)并生產(chǎn)出來(lái)了。

我們就根據(jù)這個(gè)阻抗計(jì)算模型的結(jié)構(gòu)做了一模一樣的待測(cè)線，去用不同的包地平面寬度來(lái)設(shè)計(jì)這個(gè)包地的結(jié)構(gòu)，分別是非常摳門(mén)的5mil包地，10mil包地，20mil包地和相對(duì)比較豪氣的50mil包地4種情況，如下所示：

板子回來(lái)之后，高速先生就馬上對(duì)這個(gè)結(jié)構(gòu)進(jìn)行了測(cè)試，結(jié)果果然沒(méi)有那么美好，這個(gè)在一般的阻抗計(jì)算工具不能量化的變量實(shí)際上對(duì)信號(hào)的阻抗和損耗都有著非常大的影響，我們先看看阻抗的情況對(duì)比情況。

從阻抗的結(jié)果可以看到，只有很摳門(mén)的5mil包地阻抗的偏高，只有達(dá)到了20mil以上，阻抗才能維持到一個(gè)正常的水平，并和阻抗計(jì)算的結(jié)果是吻合的。

實(shí)際這個(gè)結(jié)果高速先生是有心理準(zhǔn)備的，因?yàn)閺碾姶艌?chǎng)的理論來(lái)分析，信號(hào)線在一定范圍內(nèi)是需要有比較緊密的參考面作為電磁場(chǎng)的回流，如果這個(gè)參考面范圍不夠，就不能承載住所有電磁場(chǎng)的能量，那么信號(hào)就需要去找更遠(yuǎn)的參考面進(jìn)行參考。從這個(gè)測(cè)試的case來(lái)看，可以簡(jiǎn)單理解為同層的包地平面寬度不夠的時(shí)候，不能讓信號(hào)完全的參考，于是更多部分的電磁場(chǎng)找到下面的完整地平面作為參考，于是參考平面遠(yuǎn)了，阻抗自然就提高了。

我們通過(guò)阻抗還能看到這么一個(gè)問(wèn)題，5mil包地平面寬度的情況下阻抗波動(dòng)也很厲害，這可能是由于加工時(shí)5mil平面蝕刻不均勻造成的，這樣的阻抗波動(dòng)還會(huì)帶來(lái)插入損耗的諧振，我們從損耗的對(duì)比結(jié)果也能看到這一點(diǎn)。我們明顯能看到包地寬度不夠的時(shí)候出現(xiàn)不同程序的諧振點(diǎn)。

最后總結(jié)一下，其實(shí)這個(gè)case是實(shí)際產(chǎn)品中并不少見(jiàn)，尤其是一些PCB板很密集的情況下，設(shè)計(jì)工程師需要對(duì)同一組比較重要的信號(hào)進(jìn)行包地。由于空間的限制，他們?yōu)榱私o信號(hào)或者其他器件騰出空間，可能會(huì)比較摳門(mén)的壓縮包地平面的寬度，這樣的包地就需要注意了，如果你們的包地寬度不夠的話，反而會(huì)給信號(hào)帶來(lái)負(fù)面的影響哦，可能還不如不包地了呢。