電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 1477|回復(fù): 0
收起左側(cè)

SOM-TL6678F核心板基于 TI KeyStone C66x多核定點/浮點 JTAG接口

[復(fù)制鏈接]

678

主題

902

帖子

8293

積分

高級會員

Rank: 5Rank: 5

積分
8293
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2020-7-9 15:52:09 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
TL6678F-EasyEVM是廣州創(chuàng)龍基于SOM-TL6678F核心板而研發(fā)的一款多核高性能DSP+FPGA開發(fā)板。開發(fā)板采用核心板+底板方式,底板采用沉金無鉛工藝的8層板設(shè)計,尺寸為247.33mm*139.8mm,它為用戶提供了SOM-TL6678F核心板的測試平臺。為了方便用戶開發(fā)和參考使用,上面引出了各種常見的接口,可以幫助用戶快速評估SOM-TL6678F核心板的整體性能。
廣州創(chuàng)龍SOM-TL6678F核心板基于TI KeyStone C66x多核定點/浮點TMS3206678 + Xilinx Kintex-7 FPGA設(shè)計的高性能DSP+FPGA高速大數(shù)據(jù)采集處理器,采用沉金無鉛工藝的14層板設(shè)計,尺寸為112mm*75mm,經(jīng)過專業(yè)的PCB layout保證信號的完整性,和經(jīng)過嚴格的質(zhì)量管控,滿足多種環(huán)境應(yīng)用。

開發(fā)板引出了4個JTAG接口,DSP端2個(CON7:MIPI、CON8:TI Rev B JTAG),F(xiàn)PGA端2個(CON9:CPLD JTAG、CON10:FPGA JTAG),硬件及引腳定義如下圖:
​

圖1

​

圖 2 CPLD JTAG

​

圖 3 DSP JTAG原理圖

​
圖 4 FPGA JTAG原理圖


嵌入式DSP、ARM、FPGA多核技術(shù)開發(fā),學(xué)習(xí)資料下載:http://site.tronlong.com/pfdownload
回復(fù)

使用道具 舉報

發(fā)表回復(fù)

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則

關(guān)閉

站長推薦上一條 /1 下一條


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表