【科普】DDR5 vs DDR4的不同點

Pcbbar

本文來源：微信公眾號：信號完整性 作者：蔣修國

關于DDR5的內容揭秘的還不是非常多，但是隨著規(guī)范的release，會有越來越多的相關內容會出來，本文主要是針對本人理解的幾個點來做介紹，并不是最完善的，歡迎大家添磚加瓦。

蔣修國 /文

前面也給大家分享了DDR5的仿真與測試，由于規(guī)范沒有發(fā)布，所以很多時候看得并不是很理解。隨著DDR5規(guī)范發(fā)布腳步的越來越近，JEDEC規(guī)范的會員到時候就能拿到全文內容。

為了讓大家簡單而快速的有一些印象，本文只是對DDR5和DDR4不同點的做了一個簡單對比：

   下面分別介紹下這表中列舉的7個顯著不同點：

1、速率

速率是變化是每一代總線必不可少的一部分。DDR5的最高速率可以達到了6.4Gbps，與以往的總線發(fā)展一樣，在開始階段6.4Gbps的規(guī)范其實還沒有完全定義好，看到有些廠商也只做到了4.8G。速率的提升使時序裕量越來越小，給信號完整性設計帶來極大的挑戰(zhàn)。

2、電壓

電壓從1.2V將會變到1.1V，下降了8.3%，這是幾代DDR總線以來下降比例最少的一次。說明電子技術的發(fā)展，對于低功耗的設計難度越來越大。這么低的電壓，其抗干擾設計就會更加的難。對于電源完整性和信號完整性的設計要求就越來越嚴苛。

3、均衡

雖然在DDR4的設計中有一些場景也有使用均衡，但是常規(guī)芯片中并沒有使用DFE的均衡技術。但是DDR5的速率提升，已經達到了驚人的6.4Gbps，使信號的ISI、串擾、抖動等都會變得更加嚴重，需要通過均衡技術來調整信號的質量。但是均衡也會導致功耗變大。

4、ODT

DDR5很大的一個變化來自于ODT。這與ODT的應用傳統(tǒng)是一樣的，在DDR4時，只有DQ/DQS/DM作為接收端時有使用ODT，而在DDR5這一代總線中，DQ/DQS/DM繼續(xù)保有ODT功能，在CA這類信號中也使用了ODT。這樣在多拓撲結構設計時就更簡單啦。

5、容量變大

單顆DRAM的容量變得更大，DDR5的單顆容量可以達到32Gb。

6、Burst length

Burst length變長, DDR4的burst length為8，而DDR5達到了16。這就使得DDR5的并發(fā)性在DDR4的基礎上提升了一倍，這一技術也使得信號更高效的傳遞。

7、Prefetch

從DDR3到DDR4這一代總線的發(fā)展，prefetch是沒有變化的，不知道是不是當時有些問題沒有突破，但是DDR5這一代總線，依然借助于prefetch來提升信號傳遞的速率。

雖然本文只介紹了這7個不同點，實際上從現在的DDR5規(guī)范來看，還是有非常多的變化，比如增加了CA的眼圖要求，等等，DDR5規(guī)范的內容都比之前增加了100多頁。

聲明：本文來源于微信公眾號：信號完整性 作者：蔣修國，版權歸原作者所有。

如涉及版權或對版權有所疑問，請第一時間與我們聯(lián)系