AIP Advances | 制作低損耗絕緣體上鈮酸鋰波導(dǎo)的方法

逍遙設(shè)計(jì)自動化

引言
: D/ T! p" u0 z. V2 m8 l9 P" e絕緣體上鈮酸鋰(LNOI)波導(dǎo)因其優(yōu)異的光學(xué)性能，在集成光電子技術(shù)中有廣泛應(yīng)用。然而，由于鈮酸鋰(LN)的硬度高、化學(xué)惰性強(qiáng)，且在刻蝕過程中易產(chǎn)生材料再沉積，制作低損耗LNOI波導(dǎo)具有很大挑戰(zhàn)。本文基于美國國家標(biāo)準(zhǔn)與技術(shù)研究院(NIST) NanoFab設(shè)施的研究，介紹了優(yōu)化LNOI波導(dǎo)制作工藝的關(guān)鍵步驟和注意事項(xiàng)[1]。


: t) v6 S6 y9 L$ ?
$ E! j( L: @+ M8 Q
掩模選擇與圖形化
* U# ?5 j- F, p" T1 }6 N3 |% A) u選擇合適的掩模材料對獲得高質(zhì)量刻蝕結(jié)構(gòu)非常重要。雖然軟掩模(如電子束光刻膠)使用簡單，但通常會導(dǎo)致側(cè)壁質(zhì)量較差。硬掩模，如鉻(Cr)或二氧化硅(SiO2)，一般能產(chǎn)生更好的結(jié)果。
1 b9 a, a% v1 [/ [' j" U( {
: B% N" w$ t! I2 W為圖形化波導(dǎo)，通常使用電子束光刻(EBL)和正性光刻膠如ZEP520A。將光刻膠旋涂到LNOI芯片上，用EBL曝光，然后顯影。對于硬掩模樣品，在涂覆光刻膠之前需要先沉積掩模材料(如Cr或SiO2)。

圖1：使用ICP RIE圖形化LN的制作過程示意圖。
) v- O" y( [# ^0 X# a) O" D
/ X. Y! t7 `& _2 z刻蝕過程
電感耦合等離子體反應(yīng)離子刻蝕(ICP RIE)是刻蝕LN的首選方法。
' g$ p2 e0 X! I& {該過程使用氬(Ar)等離子體物理刻蝕材料。需要優(yōu)化的關(guān)鍵參數(shù)包括：

射頻(RF)功率：控制離子向基板加速，顯著影響刻蝕速率、深度和再沉積。

ICP功率：決定等離子體密度。
腔室壓力
' G% `3 T/ ]& R: q0 V' ]+ @氣體流量
基板溫度

4 d9 U- v. V. K+ D/ L
+ n4 K6 s0 ~( S
圖2：用于LN刻蝕的ICP腔室示意圖。

2 ~' z* m5 W; r
RF功率優(yōu)化
3 [6 [+ L- R; y/ ^& PRF功率是影響刻蝕和再沉積平衡的關(guān)鍵參數(shù)。在低RF功率下，再沉積材料往往積累在側(cè)壁上。隨著RF功率增加，刻蝕速率超過再沉積速率，導(dǎo)致側(cè)壁更干凈。

9 i7 ^  n' h. r, I" e圖3：SEM圖像顯示了RF功率對使用Cr掩模樣品再沉積的影響。

8 b* ~/ E2 s4 {然而，過高的RF功率會導(dǎo)致波導(dǎo)結(jié)構(gòu)損壞。最佳RF功率范圍通常在100-200 W之間，但可能因具體使用的ICP RIE設(shè)備而異。
: c! [+ u" N' D/ X4 R6 U: U, `
1 Y5 N8 T7 e, r; M5 r0 G再沉積物去除
即使優(yōu)化了刻蝕參數(shù)，通常仍有一些再沉積物殘留，需要通過濕法清洗過程去除。改良的RCA-1溶液(NH4OH:H2O2:H2O比例為2:2:1)加熱到85°C對此很有效。

! X) M3 Y5 K- R6 i, ^% M' d圖4：清洗過程不同階段的LN波導(dǎo)SEM圖像。

* p( ^" H5 W- _0 B# J: a清洗過程需要仔細(xì)優(yōu)化：

持續(xù)時間：清洗不足會留下再沉積物，過度清洗會損壞波導(dǎo)。

方向：樣品應(yīng)在相對于攪拌方向的0°和90°方向上清洗。

溶液新鮮度：改變樣品方向時，應(yīng)準(zhǔn)備新的清洗溶液。
[/ol]
典型的優(yōu)化清洗過程包括每個方向15分鐘，總共30分鐘。

圖5：SEM圖像顯示了過度清洗導(dǎo)致的波導(dǎo)損壞。

硬掩模比較
8 w8 p; Y" S' W! E' j雖然Cr和SiO2硬掩模都能產(chǎn)生良好結(jié)果，但它們具有不同特性：

( F4 R$ C# ]/ b" s8 ~1. 鉻掩模：

由于Cr的多晶結(jié)構(gòu)，在側(cè)壁上產(chǎn)生顆粒狀特征

與SiO2相比，通常產(chǎn)生更光滑的側(cè)壁

不太容易出現(xiàn)溝槽問題
1 r4 r& R3 Y1 |
+ j! d  F. M1 v. P2. 二氧化硅掩模：

可能在側(cè)壁上產(chǎn)生條紋

更容易在側(cè)壁底部產(chǎn)生溝槽

可能需要額外措施來緩解充電效應(yīng)


* M$ p* L( V, t. v: t
# }" _2 g' Q4 z3 |0 x圖6：比較使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)SEM圖像。


7 K. `" f' i; B' o, [( w. z9 Z0 r圖7：使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)FIB-milled橫截面SEM圖像。

6 f2 _9 @; B8 i; D: i, M: a% Y波導(dǎo)制作流程
基于上述優(yōu)化，以下是制作低損耗LNOI波導(dǎo)的流程總結(jié)：
8 {' `$ r$ N+ R
1. 基板準(zhǔn)備：
從LNOI晶圓開始(如700 nm x切割LN薄膜在2 μm SiO2上，再在Si基板上)
5 [4 m; U$ ?9 r. H6 J, m; }9 n使用硫酸高錳酸鉀溶液清洗基板，然后進(jìn)行RCA清洗

. U4 N: [5 c) C- H# b2 G. |2. 硬掩模沉積：

使用電子束蒸發(fā)沉積50 nm Cr

(替代方案：500 nm PECVD SiO2 + 10 nm電子束Cr)

3. 光刻：
: X8 Q9 s" u% B' @

旋涂ZEP520A電子束光刻膠

進(jìn)行電子束光刻定義波導(dǎo)圖形

顯影曝光后的光刻膠

4. 圖形轉(zhuǎn)移到硬掩模：

使用ICP RIE刻蝕硬掩模層
7 i( w* ~8 M4 h; c& L
5. LN刻蝕：
) t  r  S( `2 ?# D& A' |. n

使用優(yōu)化參數(shù)進(jìn)行LN的ICP RIE刻蝕：
    RF功率：150 W
1 T* ~2 ~: O. R+ U3 _    ICP功率：1500 W
+ H, z9 r; ]" w5 t- y( k    壓力：5 mTorr
    Ar氣體流量：20 SCCM
. b. U5 U; Y  F; m9 t    溫度：5°C
9 }! J2 w, F1 B( q* M& W

使用多個短刻蝕循環(huán)，中間有冷卻期，以防止樣品損壞
) Y1 f$ R, @' W) Q
6. 掩模去除：

使用適當(dāng)?shù)目涛g劑去除剩余硬掩模
8 _3 _6 a/ Z/ B* j/ j2 ]* z
# `' @! a5 Q0 D3 }& K7. 再沉積物清洗：

在加熱的RCA-1溶液中每個方向清洗15分鐘(總共30分鐘)
, R2 R% I$ R( ~
5 B3 Y2 N/ T, [( [8 {/ e8. 包覆(可選)：
* y+ G, X) ^1 P% i2 B# d: f

使用PECVD沉積2 μm SiO2作為上部包覆層

9. 端面準(zhǔn)備：
( d4 Y2 q" h# o% G  R+ t; t3 g( D

拋光端面以進(jìn)行光學(xué)耦合
7 U3 d% f/ a. {. r0 K
光學(xué)表征
為評估制作的波導(dǎo)質(zhì)量，光學(xué)損耗測量非常重要。典型設(shè)置包括使用錐形光纖將1550 nm激光耦合到波導(dǎo)中，并測量輸出功率。

, z* n) D" C' v
圖8：測量LNOI波導(dǎo)在1550 nm波長下光學(xué)損耗的實(shí)驗(yàn)裝置示意圖。
( [/ p( H( a+ H1 Y* U6 w- y+ l
1 O) U1 G* ?+ q2 t4 z3 L. w3 [: h9 M
& v* X7 X2 S5 a) m圖9：對八個相同LNOI波導(dǎo)進(jìn)行的光學(xué)損耗測量結(jié)果。
# D' b- S. j. s
* V2 E9 V) ^, C, h0 u9 e3 b, R0 y使用本文描述的優(yōu)化制作工藝，可以實(shí)現(xiàn)長度為4.5 mm的LNOI波導(dǎo)，總損耗(傳播+耦合)約為-10.5 dB。這相當(dāng)于傳播損耗的上限估計(jì)約為2 dB/cm，與文獻(xiàn)報(bào)道的數(shù)值具有競爭力。

結(jié)論
制作低損耗LNOI波導(dǎo)需要仔細(xì)優(yōu)化多個工藝步驟，從掩模選擇到刻蝕參數(shù)和刻蝕后清洗。作者認(rèn)為通過遵循本文提供的指南，研究人員可以開發(fā)可靠的工藝來制作高質(zhì)量LNOI光電子器件，即使在共享潔凈室設(shè)施中也能實(shí)現(xiàn)。持續(xù)改進(jìn)這些技術(shù)將進(jìn)一步推動集成鈮酸鋰光電子技術(shù)的發(fā)展。
) W4 b& d7 ~$ d8 B. }0 {  ^
- \, Z' h* T" J4 n; ~" x參考文獻(xiàn)
$ V  p7 f& ~( Q/ s0 ^9 W[1] CH. S. S. Pavan Kumar, N. N. Klimov, and P. S. Kuo, "Optimization of waveguide fabrication processes in lithium-niobate-on-insulator platform," AIP Advances, vol. 14,
7 T' y( C+ A, F* g! f
7 O+ Q2 `( t  Y2 A. K) ]- END -
, h; ?! r6 p6 ^* n; g! f* O
; S  V7 o5 A/ N2 l. b軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請

歡迎轉(zhuǎn)載

" D8 u+ A! h4 I$ S. U轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！



% k1 ?, p. F, s7 `  |

) d3 V/ w: Z- d5 {關(guān)注我們

6 z! u% S- h/ C; ]; r# R

/ `' D7 G* k' U2 z+ z

                     


% G# U( [- A9 [/ x4 i  x% l+ x
# R/ s; t$ y# q  w" W2 x+ m關(guān)于我們：
. m/ N# R, I+ G  v5 H/ ]* j6 A深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

" s+ _9 j9 B! u+ m% X. v0 T% chttp://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）