劉洋——第五次作業(yè)——SDRAM模塊

6069d0aec80fa · 發(fā)表于 2021-7-19 13:46:13

學(xué)習(xí)心得：

1、基于實(shí)物類型的常用存儲器有FLASH/SDRAM/DDR三大類，從速率而言，分為SDR/DDR/QDR三類，從狀態(tài)而言分為DRAM/SRAM/SDRAM三大類。DRAM與SDRAM容量比SRAM大，但讀寫速度不如SRAM。

2、SDRAM pin腳有很多，但可分為三大組：數(shù)據(jù)組、電源組、地址組。組內(nèi)信號走線誤差：高、低數(shù)據(jù)組誤差為100mil；地址組誤差為200mil；

3、布局時要保證SDRAM數(shù)據(jù)bank與主控的數(shù)據(jù)bank間隔最好在600——800mil，有串聯(lián)排阻時可在800——1000mil。若有兩個SDRAM，在空間足夠的情況下，兩個SDRAM平行放在同層；在空間不足情況下，采用頂?shù)讓︐N模式。若放在同層時，地址組可采用菊花鏈或星型結(jié)構(gòu)。

4、所有信號走線需要的特性阻抗匹配為50歐姆，線間保持3W的間距規(guī)則，組間保持20mil或3W以上的間隔，組間最好是包地處理。包地走線寬度咋15——30mil。

附件有兩個，其中“作業(yè)”這份是USB模塊的作業(yè)，但上次老師說下載不了，我重新上傳了。辛苦老師兩份一起批改。

問題：

1、在處理差分等長時，我先建立xsingle，把對應(yīng)差分對建立進(jìn)去查看等長誤差是否合格，但有些信號用網(wǎng)絡(luò)等長調(diào)節(jié)可以，有些卻不行。最后只能手拉，但也確實(shí)浪費(fèi)時間。請問老師這是什么問題呢？（上次問題）

2，在走線時，強(qiáng)拉走線后，如何才能快速理順走線呢？這次我通過挪孔的方式也能做到，但發(fā)現(xiàn)并沒有像視頻中老師理的那么流暢。