|
您閱讀的評審報告自于凡億PCB QA評審組(www.fany-online.com) 8 X# q I) N- W6 o0 A- o+ V
; {0 S" @3 c' |7 `------------------------------------------------------------------------------------& Z. q0 A: [4 ]9 L3 R. f+ @$ N5 y3 U5 @* d! h- e+ Y5 e' X
使用前請您先閱讀以下條款:- W4 Y+ `0 n8 J& v4 l D
1.評審PCB全程保密不外發(fā),評審之后會進行文件刪除,介意者不要發(fā)送文檔!
# X3 u! a. o, Z9 N) {: C" a, s; N2.評審報告只是局部截圖并添加文字說明,如需更詳細的請內容請聯系我們評審人員8 i/ r4 a& {& B
9 t( t9 ]% ^- X; s4 v& y9 ~& _8 y3.評審意見僅供參考意見,由此造成的任何相關損失網站概不負責1 R/ a* u; |- D
6 C7 F2 f( g/ M% E2 q# @2 M------------------------------------------------------------------------------------ |
| 一.布局問題:
: t7 q( L: E0 D$ y h5 K1.【問題分析】:晶振X1 X3 X4的布局存在問題。
5 p* w) i( M! ?! T. W【問題改善建議】:晶振布局布線考慮π型濾波,靠近管腳擺放;且晶振是干擾源,要進行包地隔離處理。
. k% n3 G \, i9 `/ g: ~5 B: J$ A
, e) z, x& x1 v' G
$ b5 {; [* E! x; f! ]8 Y1 P8 j+ m" j! C. i
二.布線問題:5 M5 v) o0 _$ Y6 A3 |2 D/ Y: p
1.【問題分析】:板中的孤島銅皮沒割掉,生產時容易翹起,且容易產生不良的信號反射,干擾信號;電容電阻中的銅皮沒有割掉,后期生產焊接時,器件較小,容易短路。
/ q. N+ r" c0 H* l【問題改善建議】:建議放置cutout將這些銅皮割掉;電容電阻的建議在封裝中放置,再update到pcb中,這樣就不要一個個改,減少工作量。3 V3 A1 M( J+ v
& C3 z5 y/ F. n: {4 C4 A, ^2.【問題分析】:板中還存在飛線,證明此此處GND網絡沒有和其他的連接。1 N9 i8 o' o, |! I. _
【問題改善建議】:建議扇孔時,對于地網絡焊盤可以先打孔引出,避免遺漏。6 ]4 }$ ]9 b' ^
& T V# R4 a+ `1 L( q; ~3.【問題分析】:板中走線多處存在直角和銳角,這樣會產生不良的信號放射,影響其它信號的傳輸。" y8 M7 d/ l6 k! u1 a: n
【問題改善建議】:建議修改成鈍角,可以用fill填補,或者加淚滴。
8 C6 L) ^) y {& j$ D. v! q9 n& N2 ?
$ [' ~6 D1 H8 \3 V4.【問題分析】:目前板子上走線沒有電源的概念,入口走線比較細,但是轉換之后的VCC是比較大,這種就和水管相比,入口的很小后面管子不管多大都只能過小的水流,水流大了的時候可能會造成爆管的發(fā)生,同樣這邊會可能造成板子過載不足燒壞的情況發(fā)生。需要有電流意識。. N6 s7 j: a- z7 n) X
【問題改善建議】:建議電源的輸入輸出都加粗處理,建議使用銅皮?梢詤⒖冀涷炛当韺20mil過1A(通常做好1A的預留)來加粗電源線。
0 j( T6 Z5 @; C3 K' N# b" }) m" Q9 g5 m. f6 c l6 H
6.【問題分析】:如下圖,導線沒有連接到焊盤中心,在AD中這種情況容易造成虛焊的情況。; k* d. ]% ?6 _ ~& d1 X
【問題改善建議】:建議將導線連接到焊盤中心,可以使用shift+e抓取中心命令。- H2 _, U8 G' M, `; Z
4 e0 O9 B% i" R. i5 M( m- W% M! ?5 X
7.【問題分析】:U5的4腳是反饋腳,不用這么粗的線,且連接地方不對。( f, Y- g$ m* w+ h r) _
【問題改善建議】:4腳反饋用15mil的線連接到電路最后一個濾波電容采集信息就可以。+ C" y" D; d8 _8 d0 A Y. t7 `( @
# C v6 \1 C% }8.【問題分析】:導線的寬度大于管腳焊盤的寬度,這樣不利于后期的焊接。
. w4 Z& B! `+ b【問題改善建議】:建議用和焊盤一樣寬的導線引出后再進行加粗處理。2 n. P6 ]% k$ j# O+ A7 l
% I5 T5 b3 w! I* G# b7 o! ?
9.【問題分析】:U9的輸入的濾波電容沒有起到作用。
8 d0 l. ^& s' B6 g i& \【問題改善建議】:建議先經過C53電容進行濾波,再進入U9多的3腳輸入。7 b- |$ a# a/ ]: o$ s2 Z0 @& K
% ^) x$ l4 z' z ^+ E+ Q; J1 ?+ x
10.【問題分析】:同上,VCC4.2直接進入4G模塊,再接到濾波電容,這樣沒有濾波作用。5 j% |( v: n% p& H- j
【問題改善建議】:建議VCC4.2先經過C35 C36濾波后進入4G模塊。3 s) g1 C6 m3 y# c* G
8 \7 X7 S' p6 T, r2 e, j
3 K3 U* r0 r% \* E7 f0 G3 f( L11.【問題分析】:VCC3.3電源經過濾波電容后進入U2,用這么細的線連接,容易出現瓶頸。
% h. z0 H: i" D5 V2 F【問題改善建議】:建議用焊盤寬度一致的線引出后進行加粗處理。! b& o( E5 S% J& e( S5 s7 f( }, ?7 L# x8 d
' r2 ?( n) L# q) G8 |12.【問題分析】:晶振X3作為干擾源,下方穿線了,且穿的是攝像頭模塊的線。# v$ z" Q- [5 h6 d& F1 e! O# @; E) G* G
【問題改善建議】:建議晶振下方的線,繞開晶振走線。 {8 n* b) j% p, C
& B: I, N; L- Q l. ? Y13.【問題分析】:兩個USB的2 3腳應該是差分走線。6 ]2 ]: s" A& O1 D% I
【問題改善建議】:USB的D+ D- 信號是差分走線,且建議做好包地保護措施。" {1 q8 e" b4 N! {
! K& ^& O( P- _6 m) O6 C
) E/ _) w% M5 Y; {3 K3 }15.【問題分析】:SIM卡的6腳是時鐘信號,沒有做保護措施;其ESD器件放置較遠,起不到保護措施。
$ A8 U- D, u# J- E& m9 k0 z* I. O5 ~【問題改善建議】:建議對時鐘信號進行包地處理,且不可跨電源平面。ESD器件靠近管腳擺放。
+ x% A7 |. C6 M, a
* y, G) }5 f. _! ?! [* W& S) `' m1 L4 s$ U
16.【問題分析】:SD卡的信號沒有在同一層,時鐘線沒有進行保護,且其ESD器件放置的較遠,效果不好。
: P& @( w& H# o; z- \. H6 B【問題改善建議】:將ESD器件靠近管腳擺放;時鐘信號要么包地要那么與其他信號保持大于20mil的間距;SD卡的所有信號線走同層,且所有信號線和時鐘線等長,誤差在+/-300mil。9 f7 ]$ ?9 M' D# |7 ^5 B) o
0 [" ]: G, A0 ^0 ?) E) k4 E
17.【問題分析】攝像頭的時鐘線是重要信號線,沒有進行保護處理;這樣容易被干擾。! P, _6 t2 v* N& u: e6 S p* q. t
【問題改善建議】:建議對pclk時鐘進行包地處理;且所有信號線與時鐘線等長,誤差在+/-300mil。. |9 p+ V' U& L3 j& \0 y; ^
6 b8 G1 o/ a4 Z" T5 p; i) J9 t5 C三.生產工藝:
% L3 G- r/ v8 C. P }$ M+ K) [1.【問題分析】:過孔全部開窗了,這樣成品這些孔裸露的部分容易被腐蝕,出現短路的情況。8 H2 L! o+ t! y6 Q. `7 r) j
【問題改善建議】:建議對過孔進行蓋油處理。. W( n9 \% f! C) c2 D: a/ w
8 D# L; h! O& h! {# O
1 C" }2 l( ?% ]9 N# K6 \
2.【問題分析】:如下圖所示,管腳焊盤的阻焊連在一起了,生產時沒綠油墻,對焊接不利。
) y! E5 S% O( I8 L4 y! E5 T【問題改善建議】:建議修改下規(guī)則,焊盤的阻焊層隔開。
; W7 b, a$ s- |2 U
% \4 j% H+ E3 K: W7 x7 J* K ]
4 `/ p& C& v. Y' I1 i
) d+ c/ l1 J& j+ a5 C
+ g. H0 b0 l6 Q5 t |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有賬號?立即注冊
x
|