|
布局方面注意事項:
1.當只有一片SDRAM時,采用點對點的布局方式,當有兩片SDRAM時可以采用頂?shù)讓N的布局方式或者采用同一面布局的方式(空間允許建議采用),當采用同一面的布局方式時要注意它們與CPU要嚴格對齊。
2.盡量的靠近CPU放置減小線長減小干擾,SDRAM到CPU的中心距離推薦 1.當中間無排阻時 900~1000min 2.當中間有排阻時 1000~1300min。
布線方面注意事項:
1.本模塊推薦采用4.5~5min的線寬 太細了增加成本和生產(chǎn)難度(具體根據(jù)BGA的情況)
2.SDRAM分為地址線和數(shù)據(jù)線,在拉線的時候要嚴格把它們區(qū)分開,把它們設置為一組一組的類便于區(qū)分,方便之后的拉線等長處理
3.布線時數(shù)據(jù)線盡量的同組同層減小干擾,盡量讓時序匹配.
4.走線盡量滿足3W原則
5.時鐘線盡量包地處理
其他重點注意事項:
1.所有線最好都按照時鐘線等長
2.數(shù)據(jù)線的誤差范圍最好在-/+50min
3.地址線的誤差范圍最好在-/+100min
4.可以采用T點與菊花鏈兩種拓撲方式 |
|
|