|
|
電子設(shè)備的電子信號(hào)和處理器的頻率不斷提升，電子系統(tǒng)已是一個(gè)包含多種元器件和許多分系統(tǒng)的復(fù)雜設(shè)備。高密和高速會(huì)令系統(tǒng)的輻射加重，而低壓和高靈敏度會(huì)使系統(tǒng)的抗擾度降低。
, r( V7 ?; o! m5 n/ B: ~" Q" u1 M6 s# D! |
因此，電磁干擾（EMI）實(shí)在是威脅著電子設(shè)備的安全性、可靠性和穩(wěn)定性。我們?cè)谠O(shè)計(jì)電子產(chǎn)品時(shí)，PCB板的設(shè)計(jì)對(duì)解決EMI問(wèn)題至關(guān)重要。
" h# e8 q% a5 t- J- i9 z; ]* k. f U/ E2 E+ l+ l5 p
本文主要講解pcb設(shè)計(jì)時(shí)要注意的地方，從而減低PCB板中的電磁干擾問(wèn)題。
2 T! M5 M u# b* Y w2 h: h- h; X
. k p- I! h d, G9 [ 電磁干擾（EMI）的定義
& A2 S! w9 e4 ^7 G0 l: @# [8 _, Z) H4 W$ o" e8 n
電磁干擾（EMI，ElectroMagneTIcInterference），可分為輻射和傳導(dǎo)干擾。輻射干擾就是干擾源以空間作為媒體把其信號(hào)干擾到另一電網(wǎng)絡(luò)。而傳導(dǎo)干擾就是以導(dǎo)電介質(zhì)作為媒體把一個(gè)電網(wǎng)絡(luò)上的信號(hào)干擾到另一電網(wǎng)絡(luò)。在高速系統(tǒng)設(shè)計(jì)中，集成電路引腳、高頻信號(hào)線和各類(lèi)接插頭都是PCB板設(shè)計(jì)中常見(jiàn)的輻射干擾源，它們散發(fā)的電磁波就是電磁干擾（EMI），自身和其他系統(tǒng)都會(huì)因此影響正常工作。
5 j7 H4 U! a/ F3 K5 Q" g3 Q& v
" S; ?: o6 E2 u" J8 M( Q* m; Z2 o9 B/ N 針對(duì)電磁干擾（EMI）的PCB板設(shè)計(jì)技巧
/ v7 P* r; y1 x% V# f
. E" |2 B4 N& J& n Q/ |" N9 W8 ?/ d 現(xiàn)今PCB板設(shè)計(jì)技巧中有不少解決EMI問(wèn)題的方案，例如：EMI抑制涂層、合適的EMI抑制零件和EMI仿真設(shè)計(jì)等�，F(xiàn)在簡(jiǎn)單講解一下這些技巧。- o3 c+ p+ C! W6 h: c4 |
5 n1 R* ]; g# Y) x3 K4 D
1、共模EMI干擾源（如在電源匯流排形成的瞬態(tài)電壓在去耦路徑的電感兩端形成的電壓降）5 x& u0 e- l. l8 S ?6 ^
( D( o0 J7 V/ l# {- N 在電源層用低數(shù)值的電感，電感所合成的瞬態(tài)信號(hào)就會(huì)減少，共模EMI從而減少。$ E7 `0 r0 h1 r0 G# g: P1 o
4 s, m' t$ A( L; P" o! g 減少電源層到IC電源引腳連線的長(zhǎng)度。9 ~9 Y/ j' h% Y
' ^% D9 o1 K, _! k# [' B7 v0 P! ?
使用3－6mil的PCB層間距和FR4介電材料。+ M3 }4 s( i8 W9 V- G2 A
* ?8 S# j5 E* E% V6 ?" j 2、電磁屏蔽: j% l4 o0 V# t% b+ q
" J$ o9 l( H; b% ]8 e5 \0 u5 @- B5 s 盡量把信號(hào)走線放在同一PCB層，而且要接近電源層或接地層。
1 Z- m; Y9 C' o1 e" t
( E& ?/ p9 P- h) C5 Q 電源層要盡量靠近接地層( K8 K) K) i( D! \3 ?
& p/ A/ c0 I, k2 E, \( c 3、零件的布局（布局的不同都會(huì)影響到電路的干擾和抗干擾能力）2 ^& v/ E" \$ t7 O' C' X
1 m4 J# T) l0 s! Y$ C 根據(jù)電路中不同的功能進(jìn)行分塊處理（例如解調(diào)電路、高頻放大電路及混頻電路等），在這個(gè)過(guò)程中把強(qiáng)和弱的電信號(hào)分開(kāi)，數(shù)字和模擬信號(hào)電路都要分開(kāi)( j& N' b* z* S9 J5 N
6 ]- x/ z) T; w0 K' e; J 各部分電路的濾波網(wǎng)絡(luò)必須就近連接，這樣不僅可以減小輻，這樣可以提高電路的抗干擾能力和減少被干擾的機(jī)會(huì)。
+ t- e3 E$ e( i& W# `: ]. A0 Z3 Q3 c* g1 |( C
易受干擾的零件在布局時(shí)應(yīng)盡量避開(kāi)干擾源，例如數(shù)據(jù)處理板上CPU的干擾等。4 h$ V/ F% I" {) A/ Q9 V
6 {6 S# ~/ S2 ]! b 4、布線的考慮（不合理的布線會(huì)造成信號(hào)線之間的交叉干擾）
6 l! s- y, d- a$ [3 I% d0 k# L1 ?1 Z
8 y/ E0 g m! T% I1 L+ g. K" g: \ 不能有走線貼近PCB板的邊框，以免于制作時(shí)造成斷線。
, R: M# B: J/ H( w. F$ e
8 {6 K ]5 v5 c, R 電源線要寬，環(huán)路電阻便會(huì)因而減少。
4 w0 ^! K( I, T$ P) [: |0 l* v4 @& y0 T# B% \5 c4 y6 r' n
信號(hào)線盡可能短，并且減少過(guò)孔數(shù)目。
# [% \7 j0 |# u Z' |: T9 c c4 h/ s2 a
拐角的布線不可以用直角方法，應(yīng)以135°角為佳。8 B+ j7 c2 R# V# K, y0 K
( X& y* \: d. Y7 x9 Q; ?2 Y 數(shù)字電路與模擬電路應(yīng)以地線隔離，數(shù)字地線與模擬地線都要分離，最后接電源地。
6 {1 k- R% H9 c# T8 |2 d: O" `
X' f+ A4 Y. S; t; X1 K 減少電磁干擾是PCB板設(shè)計(jì)重要的一環(huán)，只要在設(shè)計(jì)時(shí)多往這一邊想自然在產(chǎn)品測(cè)驗(yàn)如emc測(cè)驗(yàn)中便會(huì)更易合格。7 \8 L6 Y" m1 ?/ J; W
: A- I- S; d+ N$ Z* A0 H- k |
|
電子產(chǎn)業(yè)一站式賦能平臺(tái)
窺視卡
置頂卡
變色卡
