Sigrity PowerSI和OptimizpPI電源完整性如何通過仿真確定去耦電容的數(shù)量

Pcbbar · 發(fā)表于 2019-10-14 14:16:11

Sigrity PowerSI和OptimizpPI電源完整性如何通過仿真確定去耦電容的數(shù)量

前言

Sigrity PowerSI是IC封裝和pcb設(shè)計(jì)快速準(zhǔn)確的全波電磁場(chǎng)分析，作為專業(yè)的頻域分析工具，為當(dāng)前高速電路設(shè)計(jì)中面臨的各種信號(hào)完整性(SI)、電源完整性(PI)和電磁兼容(EMI/emc)分析提供快速準(zhǔn)確的全波電磁場(chǎng)分析，并提供寬帶 S參數(shù)提取以及頻域仿真。PowerSI可以為IC封裝和PCB設(shè)計(jì)提供快速準(zhǔn)確的全波電磁場(chǎng)分析，從而解決高速電路設(shè)計(jì)中日益突出的各種PI和SI問題：如同步切換噪聲（SSN）問題，電磁耦合問題，信號(hào)回流路徑不連續(xù)問題，電源諧振問題，去耦電容放置不當(dāng)問題以及電壓超標(biāo)等問題，從而幫助用戶發(fā)現(xiàn)或改善潛在的設(shè)計(jì)風(fēng)險(xiǎn)。

Sigrity OptimizpPI是針對(duì)PCB和封裝的頻域仿真工具，通過前仿真和后仿真實(shí)現(xiàn)電容方案的選型和優(yōu)化，進(jìn)而提高系統(tǒng)或器件的性能。OptimizePI是能夠幫助設(shè)計(jì)者綜合考慮PCB或封裝的電源分配網(wǎng)絡(luò)（PDS）去耦電容的性能和成本。OptimizePI通�？梢怨�(jié)省15％到50％的成本，通過分析可以確保系統(tǒng)或器件的PDS實(shí)現(xiàn)最佳性能。OptimizePI基于Cadence的電磁場(chǎng)電路混合引擎并結(jié)合專有的優(yōu)化算法，幫助用戶快速得到最佳的電容方案及布局方案。

最近有朋友發(fā)郵件咨詢使用Sigrity PowerSI和OptimizpPI軟件如何通過仿真確定去耦電容的數(shù)量的問題，今天我將和大家一起來學(xué)習(xí)如何解決這個(gè)問題�？纯淳烤谷绾瓮ㄟ^仿真的辦法來確定電容數(shù)量和容量，今天的講解會(huì)從原理開始一步步地進(jìn)行講解，讓大家明白仿真背后的道理和進(jìn)行仿真的操作步驟。

一

首先需要先了解下電容的頻率特性，ESR,ESL,電容的反諧振點(diǎn)阻特性。1、去耦電容根據(jù)封裝結(jié)構(gòu)和材料的不同，可以分成電解電容、鉭電容、陶瓷電容等。電解電容與鉭電容通常體積大，帶來的串聯(lián)電感也比較大，通常用于低頻濾波電路。陶瓷電容由于封裝尺寸小，寄生電感小，結(jié)構(gòu)穩(wěn)定等優(yōu)點(diǎn)，被廣泛的適用于中高頻率濾波和去耦電路中。

2、在頻率很高的時(shí)候，電容不能作為一個(gè)理想的電容對(duì)待，而是存在著寄生參數(shù)。通常用ESL表示其有效的寄生電感參數(shù)，用ESR表示有效的寄生電阻參數(shù)。考慮寄生效應(yīng)后濾波電容的等效電路如下圖所示，串聯(lián)的RLC電路在頻率F0處發(fā)生諧振，這個(gè)F0被稱為該電容的自諧振頻率。在自諧振頻率之前電容的阻抗特征呈現(xiàn)容性，在自諧振頻率之后阻抗特性呈現(xiàn)感性，相當(dāng)于電感。470uF電容自諧振頻率232KHZ；100nF電容自諧振頻率26MHZ；

3、電容的等效串聯(lián)電感和生產(chǎn)工藝和封裝尺寸有關(guān)，同一個(gè)廠家的同種封裝尺寸的電容，其等效串聯(lián)電感基本相同。一般小封裝的電容等效串聯(lián)電感更低，寬體封裝的電容比窄體封裝的電容有更低的等效串聯(lián)電感。利用電容諧振改善PDN阻抗。PDN的阻抗設(shè)計(jì)通常需要利用去耦電容的諧振特征，通過電容的并聯(lián)組合獲得最低的輸入阻抗。不同型號(hào)電容的諧振頻率如下圖所示，可以看出，不同的型號(hào)的電容自諧振頻率相同，并聯(lián)的電容數(shù)目越多，其容性、感性區(qū)域的阻抗越小，自諧振的頻率點(diǎn)不變。

4、在電路板放置分立的去耦電容可以靈活地調(diào)整電源供電系統(tǒng)的阻抗，實(shí)現(xiàn)較低的電源地噪聲。為了對(duì)一個(gè)特定的設(shè)計(jì)尋求最佳的去耦解決方案，選用Sigrity PowerSI和OptimizpPI軟件進(jìn)行電源供電系統(tǒng)的仿真顯得很重要，在下圖中是電容的特性，比如C0G 0.1uf的電容反諧振峰出現(xiàn)在10MHZ的頻率上，反諧振阻抗在0.005歐姆。可以看到不同系列，不同容量的電容都有各自固有的反諧振峰頻點(diǎn)和阻抗最小點(diǎn)不同。

5、接下來我們使用PowerSI掃描電源平面頻域特性，可以到這如圖所示的阻抗分布曲線，藍(lán)色的曲線是沒有添加電容之前得到的PI曲線特征，藍(lán)色線的阻抗有兩個(gè)諧振峰，190MHZ和780MHZ兩個(gè)阻抗諧振峰，最大阻抗在60歐姆。綠色的曲線是添加12個(gè)0805電容之后的電源平面頻域阻抗分布曲線分部相對(duì)于藍(lán)色線而言，阻抗下降到了37歐姆。紅色線是添加24個(gè)IDC電容之后的效果，可以看到平面諧振峰完全消失，阻抗被控制在了10歐姆以下。由此來看，添加去耦電容在合適的位置上起到了改善平面阻抗的效果。

6、這里還必須提出一個(gè)標(biāo)準(zhǔn)，也就是我們常說的目標(biāo)阻抗方法標(biāo)準(zhǔn)，這里有目標(biāo)阻抗方法的公式。目標(biāo)阻抗法將PDN網(wǎng)絡(luò)分為器件Component和系統(tǒng)system兩個(gè)部分，從器件看向系統(tǒng)的目標(biāo)阻抗被定義為公式。

游客，如果您要查看本帖隱藏內(nèi)容請(qǐng)回復(fù)

---------------------------------------------------------------
每天學(xué)習(xí)一個(gè)技巧，日積月累你也是專家！
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享！
3、表述觀點(diǎn)僅代表我方建議，不對(duì)直接引用造成損失負(fù)責(zé)！

--------------------------------------------------------------

更多技術(shù)干貨文章推送，請(qǐng)關(guān)注凡億PCB 公眾微信號(hào)！