蘇州嵌入式開發(fā)培訓_圖形化系統(tǒng)設(shè)計:縮短開發(fā)時間的嵌入式設(shè)計

小嵌

蘇州嵌入式開發(fā)培訓_圖形化系統(tǒng)設(shè)計:縮短開發(fā)時間的嵌入式設(shè)計,   



概覽

將近50%的設(shè)計延遲或是無法面市；即便在推出之后，也仍有將近30%的設(shè)計宣告失敗 [1]。 導致類似許多問題的直接原因是：隨著平均代碼長度在過去5年增長了近10倍，嵌入式系統(tǒng)日趨復雜 [2]。 此外，隨著嵌入式系統(tǒng)日益普及，機器制造商、測試工程師、控制工程師等許多領(lǐng)域的專家都需要嵌入式技術(shù)來開發(fā)系統(tǒng)，而他們目前又都不具備開發(fā)嵌入式系統(tǒng)的技能。隨著系統(tǒng)日趨復雜，隨著需要該技術(shù)的非嵌入式專家日益增多，人們迫切需要一種新的嵌入式設(shè)計方法。

圖形化系統(tǒng)設(shè)計革命性地解決了設(shè)計問題，它將直觀的圖形化編程和靈活的商用現(xiàn)成（COTS）硬件融為一體，幫助工程師和科學家更有效地設(shè)計、建模、部署嵌入式系統(tǒng)。用戶通過圖形化系統(tǒng)設(shè)計，在設(shè)計的各個階段采用單一的環(huán)境，從而提高生產(chǎn)效率、節(jié)省成本。

嵌入式設(shè)計的圖形化編程

許多嵌入式系統(tǒng)可自主運行，需要并行處理許多有特殊定時要求的任務(wù)。假設(shè)某個機器控制系統(tǒng)用以控制直線臺、旋轉(zhuǎn)多軸、控制照明并讀取視頻數(shù)據(jù)；在這樣一個系統(tǒng)中，則必須以確定、實時、并行的方式開展多進程。 若在此類應(yīng)用中采用C等傳統(tǒng)且基于文本的工具，會令復雜性立刻提高。

LabVIEW相反卻可借助自身功能，輕松開發(fā)復雜編程和定時模型。 早在20多年之前，NI便創(chuàng)造出具有LabVIEW圖形化開發(fā)環(huán)境形式的組件和技術(shù)。 LabVIEW通過編碼結(jié)構(gòu)實現(xiàn)定時，完美地將定時融入代碼；若想表示并行只需如圖 1所示，拖入另一個循環(huán)。


圖 1. LabVIEW的并行定時循環(huán)直觀地顯示出并行任務(wù)

文本代碼令各領(lǐng)域的眾多專家們難以實現(xiàn)該水平的定時與并行；而圖形化表示對于科學家和工程師而言，卻顯得更為清晰、更易訪問。如果LabVIEW范例被擴展至包括FPGA和微處理器的芯片，您會發(fā)現(xiàn)：LabVIEW還能以同樣的一致性和可升級性，輕松管理硅芯片的并行架構(gòu)。

嵌入式系統(tǒng)設(shè)計的另一項關(guān)鍵需求是：軟件平臺應(yīng)當用于實時嵌入式設(shè)計常用的各類算法設(shè)計瀏覽。Edward Lee博士身為伯克利（Berkeley）地區(qū)加利福尼亞大學（University of California）在嵌入式軟件平臺方面的研究領(lǐng)袖，將設(shè)計瀏覽統(tǒng)統(tǒng)視作運算模型 [3]。 這些運算模型與系統(tǒng)設(shè)計師瀏覽系統(tǒng)的方式匹配，最大程度降低了將系統(tǒng)要求轉(zhuǎn)換為軟件設(shè)計的復雜性。

在過去的幾年里，LabVIEW已經(jīng)擴展性地納入了多種運算模型，從而更好滿足了嵌入式系統(tǒng)設(shè)計師及其各種技術(shù)裝置的需求。 LabVIEW現(xiàn)已包括基于文本的數(shù)學、連續(xù)時間仿真、狀態(tài)圖和圖形化數(shù)據(jù)流模式，用以代表各類算法。 LabVIEW還納入交互式工具，從而推進數(shù)字濾波器、控制模型、數(shù)字信號處理算法的設(shè)計體驗，令此類垂直應(yīng)用的設(shè)計更為簡易�，F(xiàn)在，我們將拭目以待，見證您如何在靈活的COTS硬件平臺上實施這些算法，并極大地降低第一次建模的時間。

商用現(xiàn)成建模平臺

如前所述，由于許多設(shè)計延遲或是根本無法面市，甚至更糟；由于設(shè)計會在推出之后宣告失敗，我們必須采取行動，確保以更短的時間獲得更優(yōu)質(zhì)的產(chǎn)品。一舉兩得的途徑之一便是：通過更快地在設(shè)計中集成實際信號和實際硬件，更好地建模系統(tǒng)，從而實現(xiàn)優(yōu)質(zhì)設(shè)計的迭代并能更早發(fā)現(xiàn)（并解決）問題。

如 圖 2的設(shè)計過程所示，LabVIEW FPGA模塊能夠?qū)�LabVIEW設(shè)計下載到NI的FPGA硬件上；LabVIEW已能夠通過該模塊，將算法設(shè)計與邏輯設(shè)計相互結(jié)合�，F(xiàn)在我們可以集中精力，探尋縮短硬件路徑的效率與手段。


圖 2. 反映軟件和硬件獨立設(shè)計過程的典型性嵌入式系統(tǒng)軟硬件設(shè)計過程嵌入式代碼閱讀工具, 不銹鋼嵌入式熱板, 嵌入式在線仿真, 嵌入式系統(tǒng)軟件架構(gòu), 嵌入式設(shè)計原則, 嵌入式系統(tǒng)寫入, 機械嵌入式開發(fā)論壇, 嵌入式定時器計算, 嵌入式流量開關(guān), 嵌入式gui圖形庫, 嵌入式按鍵查詢書籍, 上海嵌入式驅(qū)動培訓, 嵌入式工程師外包, 為什么干嵌入式那么累, 嵌入式AD接口實驗, 嵌入式程序設(shè)計實例, 步科觸摸屏嵌入式, 嵌入式硬件和軟件好, 瑞芯微嵌入式筆試, 嵌入式測試軟件開發(fā), 嵌入式地板散熱器,

目前，若您在為最終的部署創(chuàng)建自定義硬件，則很難并行開發(fā)軟件和硬件。因為只有進入系統(tǒng)集成階段，軟件方能在實際的硬件上接受測試。此外，您并不希望進行純理論型的軟件開發(fā)；在系統(tǒng)集成測試階段納入I/O并通過實際信號測試設(shè)計，可能造成：發(fā)現(xiàn)問題時為時已晚，因而無法按時完成設(shè)計。

許多設(shè)計者目前采用測試板卡一類的方式，建模系統(tǒng)。 然而，此類板卡往往只包括少數(shù)的模擬和數(shù)字I/O通道，很少包括視覺、運動或同步I/O的能力。此外，設(shè)計師往往只是為證明概念，便不得不將時間浪費在開發(fā)傳感器或特定I/O的自定義板卡上。

如 圖 3 所示，通過靈活的COTS建模平臺，您卻能真正簡化該過程，并省去許多配合硬件驗證和板卡設(shè)計的工作。 當今，任何人都能步入電子商店，插接內(nèi)存、主板、外設(shè)等組件，創(chuàng)建PC；圖形化系統(tǒng)設(shè)計與PC非常類似，力爭實現(xiàn)同樣標準的建模平臺。


Figure 3. Stream-lined development flow with Graphical System Design

對于許多系統(tǒng)而言，建模平臺必須納入與最終發(fā)布完畢的系統(tǒng)相同的組件。 這些組件通常是：用于執(zhí)行確定算法的實時處理器、用于高速處理或?qū)�實時處理器連至其他組件的可編程數(shù)字邏輯，以及各類I/O與外設(shè) [圖 4]。最后，若暢銷I/O在與各個系統(tǒng)配合使用時，無法滿足您的全部需要，平臺也應(yīng)能在需要時得到擴展并接受定制。


圖 4. 嵌入式系統(tǒng)的典型組件

National Instruments公司提供了數(shù)種類型的建模平臺，其中包括NI CompactRIO。該平臺含有嵌入式系統(tǒng)的所有基本模塊。 該控件包含一個運行實時操作系統(tǒng)的32位處理器。 CompactRIO背板包含的FPGA可執(zhí)行高速處理，且為包含模擬輸入與輸出、數(shù)字輸入與輸出、計數(shù)器/定時器等功能的I/O模塊，配置并提供實際接口。 每個模塊都包括：與傳感器和激勵器的直接連接，以及內(nèi)置的信號調(diào)理與隔離。 同時包括的模塊開發(fā)包令開發(fā)者通過平臺擴展，納入自定義模塊