磁珠使用不當可能會使電源紋波變大

edadoc

作者：黃剛（一博科技自媒體高速先生原創(chuàng)文）

4 H2 O- M& e" |' cPCB設計會存在各種大大小小的誤區(qū)，有的誤區(qū)很容易用簡單的理論進行解釋，有的卻顯得神秘而難懂。高速先生最近和粉絲們的互動中驚訝的發(fā)現(xiàn)，磁珠對電源紋波可能會存在反面影響這個誤區(qū)原來一直都是謎一樣的存在…
# \4 ^2 A  g. F
4 E- D. J+ \$ t$ y: ~3 E" v

% j5 b  U8 y3 J" R  e高速先生曾經問過很多硬件的朋友們，為什么在轉換電源時要加磁珠，基本上我們得到的答案都是兩個字：隔離！的確，從硬件原理來說，磁珠放在電源轉換的前后級，的確能限制快速切換的電流帶來的紋波從前級擴散到后級，從而把紋波局限在某個范圍，不會擴散到該電源的全部區(qū)域，然而真正實踐起來的時候，結果可能會讓你大跌眼鏡。

. O$ b3 C) i  `9 C$ j
5 J% i$ g, ?* b  T- }
這個高速先生接觸過的一個有意思的案例，客戶找到我們來做debug。既然是做debug，顧名思義就是板子的調試出了問題，然后想讓高速先生幫忙找到原因咯。
+ _. t* |. o: a1 F1 a

. P! M; ]2 o# o7 d( E
客戶的PCIE信號總會偶爾存在通信失敗的問題，客戶定位到是PCIE電源的紋波過大的原因造成的�？蛻粢蔡峁┝怂麄儗﹄娫吹�測試波形，如下所示，峰峰值達到160mV。


- g4 j; |3 d5 }+ n: W5 ?
然后我們打開客戶的原理圖和PCB設計，發(fā)現(xiàn)是一個從1.8V主電源通過磁珠轉換得到的PCIE電源。1.8V是通過DC-DC電源芯片從高電壓轉換而來的，我們看到前段的濾波設計是做得不錯的，在電源輸出端放上了大電容（uF級），符合我們常規(guī)的設計。

" w; A, R# B" c6 W& L% ]
6 t3 \) C" }' H. r. R8 L, n' U
1 S$ M- u( n7 Y. E2 u+ V* R( }. R那么問題到底出在哪里呢？為什么轉換后的電源紋波會變得那么大？我們把測試到的紋波轉換到頻域來看，發(fā)現(xiàn)大多數(shù)紋波的頻率分量都在450kHz，這個數(shù)值讓高速先生想起了DC-DC電源的開關頻率也在這個范圍。果然，一查下該電源芯片的datasheet，發(fā)現(xiàn)和電源芯片的開關頻率是很接近的，因此高速先生懷疑是開關噪聲通過鏈路帶給了這個轉換后的電源。然后我們對該電源鏈路進行一個頻域的仿真，從仿真結果可以看到，經過該磁珠之后，該電源在450kHz附近出現(xiàn)了明顯的反諧振點。

. E+ d! r9 D; l( Y/ l

從頻域仿真的結果表明，使用該磁珠和后面的電容配合進行濾波和隔離后，由于本身磁珠和電容的效應，的確是能濾掉高頻的紋波分量，但是卻會在kHz的頻段出現(xiàn)反諧振點，如果剛好電源的開關頻率產生了這個頻段的噪聲，實際上噪聲會一直傳遞到電源的接收端，不能被濾掉之類，還會把噪聲的幅度提高。
! d# u; r3 x2 e* K- `4 i
; a# \( x9 {5 E) e
" G/ v% m9 ~5 [$ t- h& }- i0 C! v
關于電源濾波這個原理，在文章這里就不展開了，大家可以去觀看高速先生隊長親自拍攝的視頻，獲得更多的知識點哈。
( ~5 v* v3 h9 v
https://www.bilibili.com/video/BV1p54y1U7Cc
7 P6 R6 k2 Z/ Y
那我們繼續(xù)往下講哈，大家都知道高速先生的風格，喜歡把一個案例講到極致。還是那句話，很多硬件工程師都不太喜歡用頻域去看問題，那我們更形象的對該紋波進行時域的仿真。我們假定在電源芯片的輸出端產生了450kHz的噪聲，峰峰值50mV，如下所示：

. j- c9 L+ ]3 K7 u% n
2 d# n$ C8 B* \
那么大家能猜想到接收端的電源會產生多大的紋波嗎？
8 K% |3 G% I5 H2 U* c0 g


/ C2 L/ W- A) K* Z0 v會比噪聲小一丟丟？會基本上濾掉？還是。。。對！不僅不會濾掉，還會增大�。�！



是的，就是這個效果。
$ I3 w1 Q% d5 ?3 Z: X, M1 d  A
) W2 X* T9 r, b; Y5 |6 ?
那么可能還有很多朋友還會問兩個問題，一是為什么會這樣呢？二是要如何解決呢？要是講到這里就停下，我猜很多粉絲會有意見，那么高速先生就繼續(xù)往下講哈。

$ K! J+ {# q9 U8 V0 p. Z* ?
8 K( B3 X  R' H- J6 @9 \; w( j6 Z
原因的話，我們知道，磁珠其實和電感是類似的，在高頻時表現(xiàn)為高阻抗的物體，因此電感和電容會在某個頻點發(fā)生反諧振，這是跟電容和電感的具體容值感值是有關系的，本文的例子中，我們在磁珠后面添加的是比較小的電容，因此配合到這一款磁珠的屬性，剛好會在幾百kHz處產生了諧振點，更不巧的是，剛好電源的開關噪聲在這個頻段，因此就產生了本文的這個案例了。
! v  {/ B! {4 P
! z7 B* ^! B# J( c' x. h$ g

最后再說一下本案例的解決方法哈，我們知道了產生的原因之后，就把其中一個電容換成更大的10uF的電容。
) c9 t8 P' O+ C. J, ^% Q# T


1 D9 k; x5 h1 o2 e7 j從仿真結果來看就能有很明顯的優(yōu)化，完全消除了這個反諧振點。


, B+ Y) x5 `7 g$ y1 L
5 T( C; Y3 \$ E- ]0 m當然也成功幫助客戶解決了問題，PCIE的通信就不再出問題了，這時候再讓客戶測試下噪聲的話，也變得比較小了。
7 s0 V9 }4 L7 N: d6 l% v1 X

& j% d6 o) \6 o" y1 ]6 r$ ?  [6 }

: u; c+ K! d3 N) W: C* i

( `/ v. Q: E; |1 C; @' S
  g  B- E* t# U7 w9 d



: f6 d, z  @1 R. i6 x


, X: M+ D, d, o. V0 j3 r4 a0 u
# Y: R/ N  M# n% k% v& V9 U


8 h5 `( v. X# d/ Q. h/ x4 I0 ^
' ?! B( L! L" Q3 ^5 E




8 ^1 g4 f+ J# r( \. z
( A9 {, \5 u8 n! O$ t



+ F9 g& k8 p  n7 F, }
3 k- M2 w# j& d
5 g* C5 b0 k, D( f1 O
& k% H( m: y* V2 q* _) T