Altium designer AD 原理圖報(bào)錯(cuò)XXX.Sch Compiler Sheet-Entry XX not matched to port怎么解決? 在繪制層次原理圖后導(dǎo)入PCB時(shí),有時(shí)會(huì)遇見彈出報(bào)錯(cuò)“XXX.Sch Compiler Sheet-Entry XX not matched to port”的情況,那么為什么會(huì)出現(xiàn)此報(bào)錯(cuò),以及應(yīng)該如何解決呢? 在繪制層次原理圖時(shí),需要在總原理圖中添加sheet symbol來代替子原理圖,用Sheet Entry 作為子原理圖的對(duì)外接口,然后在子原理圖中添加Port作為與總原理圖中的Sheet Entry相連的接口,如圖3-172所示。 游客,如果您要查看本帖隱藏內(nèi)容請(qǐng) 回復(fù)
--------------------------------------------------------------
每天學(xué)習(xí)一個(gè)技巧,日積月累你也是專家!
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享!
3、表述觀點(diǎn)僅代表我方建議,不對(duì)直接引用造成損失負(fù)責(zé)! -------------------------------------------------------------- 更多技術(shù)干貨文章推送,請(qǐng)關(guān)注 凡億PCB 公眾微信號(hào)!
|