Kintex-7、Zynq-7045/7100評(píng)估板如何實(shí)現(xiàn)FPGA的兩種SDI視頻方案（GTX+外接芯片）

peng85246

前言

3 B( r. r- q& F1 m8 f
5 X1 H1 J3 L. x
: ?. ?) k( h& v3 _# HSDI接口，全稱是“數(shù)字分量串行接口(Serial Digital Interface)”。按速率可分為標(biāo)準(zhǔn)清新度SD-SDI、高清標(biāo)準(zhǔn)HD-SDI和3G-SDI，其對(duì)應(yīng)速率分別是270Mb/s、1.485Gb/s和2.97Gb/s。目前在航空航天、軍事、醫(yī)療、交通等領(lǐng)域，SDI的應(yīng)用廣泛度僅次于CameraLink接口。
" d  G- ^& w8 b0 b+ g# b" I+ ]% Y
​

! t! g1 o) H; ?9 a0 U


SDI接口優(yōu)勢(shì)：
3 p8 i) ]' |6 f( V  ](1) 消耗GTX更少，消耗IO更少
( ?! ^% P& U/ Q! G" i  E如果使用GTX總線，僅需1對(duì)GTX，而HDMI則需要3對(duì)GTX。CameraLink接口由于走LVDS信號(hào)，Base模式下需要11對(duì)LVDS信號(hào)，F(xiàn)ull模式下需要22對(duì)LVDS信號(hào)，消耗IO數(shù)量比GTX SDI多了很多。
; I$ M0 a, j9 g! @) F. [(2) 傳輸更穩(wěn)定
相較于HDMI接口，SDI接口的自鎖扣設(shè)計(jì)更加穩(wěn)定可靠，不易脫落，不會(huì)因人為因素造成信號(hào)中斷。
(3) 傳輸距離更長(zhǎng)
串行接口是指逐位數(shù)據(jù)的順序傳輸。它的特點(diǎn)是通訊線簡(jiǎn)單。只要一對(duì)傳輸線可以實(shí)現(xiàn)雙向通信，特別適合于長(zhǎng)距離通信。從理論上講，SDI的傳輸距離可以達(dá)到100m。
. v( K" `' R& N(4) 成本更低
& u6 t% p) a8 bSDI接口平均每米價(jià)格約為4元，相較于HDMI接口的平均每米價(jià)格約為10元，SDI接口成本更低。
* j7 {) R6 D# M* X* w, H
& U9 `% y9 J$ u. x
0 X# O' a8 X4 o7 K2 Z  d創(chuàng)龍科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡通過(guò)FMC視頻模塊已實(shí)現(xiàn)兩種SDI視頻輸入/視頻輸出方案：GTX +外接芯片。本文將為您分享基于Kintex-7 FPGA評(píng)估板、TL2971A/2972F視頻模塊的3G-SDI視頻輸入/輸出開發(fā)案例，使用外接芯片方式。TL2971A/2972F視頻模塊模塊亦可支持GTX方式。



5 E% I8 O2 h$ H" |  Y1 e% }! g
●硬件平臺(tái)
- u& P$ t/ m7 u: Y0 E
1 [# Q5 t5 m0 T: E0 o4 t9 F
) S% H* p. h) {  A9 c& x/ f2 q
1 TLK7-EVM評(píng)估板
1 E- o' ]0 B( S: n" {% D0 h
7 a# P' c! m# L) E: b6 z本文基于創(chuàng)龍科技TLK7-EVM評(píng)估板、TL2971A/2972F視頻模塊進(jìn)行演示。
5 c; {3 f6 z" y4 d+ ^( \  |TLK7-EVM是一款基于Xilinx Kintex-7系列FPGA設(shè)計(jì)的高端評(píng)估板，由核心板和評(píng)估底板組成。核心板經(jīng)過(guò)專業(yè)的PCB layout和高低溫測(cè)試驗(yàn)證，穩(wěn)定可靠，可滿足各種工業(yè)應(yīng)用環(huán)境。
評(píng)估板接口資源豐富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用戶快速進(jìn)行產(chǎn)品方案評(píng)估與技術(shù)預(yù)研。
可申請(qǐng)TLK7-EVM評(píng)估板進(jìn)行快速評(píng)估，點(diǎn)tronlong.com/Product/show/93.html，免費(fèi)哦！
& g  q, C# I) U& |- W​


: a$ q& |& l  C* d, \ TLK7-EVM評(píng)估板
) X& o) P5 B) z/ G

. W6 r$ b7 D! t" R$ I1 b$ h0 S
2 TL2971A/2972F視頻模塊

3 O, ~: j, u, J& g( q, {9 `TL2971A/2972F是一款基于FMC LPC標(biāo)準(zhǔn)設(shè)計(jì)的3G-SDI視頻輸入/輸出模塊，與創(chuàng)龍科技Zynq-7000/Kintex-7/Artix-7等評(píng)估板配套使用。以下為此模塊特點(diǎn)：
（1）通過(guò)GTX高速串行總線引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
（2）通過(guò)GTX高速串行總線引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
1 Y5 j" c& V& s* H（3）通過(guò)GS2971A芯片引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
5 @  f' X+ a3 Q（4）通過(guò)GS2972芯片引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
; M; G: E9 o: T$ s% ]（5）采用標(biāo)準(zhǔn)BNC連接器，支持視頻設(shè)備熱插拔。
& f; ~+ D) y3 j' n​
5 }5 ?& p4 c$ h/ T6 G
. T% S5 h3 t& a+ R- C
TL2971A/2972F視頻模塊
- @6 C3 R: b! \; P/ F
6 s7 Q4 d  v# `( _* D


. [9 }: R. L) V4 B0 d7 }

●案例功能
% c9 {: c, Q' B


+ i! L8 ~8 P) c$ s! f& m  `! g本案例為通過(guò)GS2971A、GS2972芯片引出SDI視頻輸入、輸出案例。通過(guò)GTX高速串行總線引出的SDI視頻輸入、輸出案例即將發(fā)布，敬請(qǐng)期待。
案例功能：評(píng)估板通過(guò)FMC視頻模塊TL2971A/2972F的SDI IN接口進(jìn)行1080P60視頻采集，并通過(guò)TL2971A/2972F模塊的SDI OUT接口將采集到的視頻進(jìn)行輸出。案例源碼、產(chǎn)品資料（用戶手冊(cè)、核心板硬件資料、產(chǎn)品規(guī)格書）可點(diǎn)：site.tronlong.com/pfdownload獲取。


開發(fā)案例主要包括：
: B$ N, F. D1 A' b  |6 n  D0 el CameraLink、SDI、HDMI、PAL視頻輸入/輸出案例
8 C# m7 z5 b& ^2 X' ?l 高速AD(AD9613)采集+高速DA(AD9706)輸出案例
l AD9361軟件無(wú)線電案例
l UDP(10G)光口通信案例
l UDP(1G)光口通信案例
l Aurora光口通信案例
l PCIe通信案例
% Z) m) x. {" [3 ]. I# i


2 n. P2 S% h% B; z( w6 z●案例演示

+ t( F/ |6 g( Z- i- F將創(chuàng)龍科技的TL2971A/2972F模塊連接至評(píng)估板FMC1接口，評(píng)估板J1跳線帽選擇3.3V檔位，以配置FMC IO的BANK電壓為3.3V。
準(zhǔn)備一臺(tái)擁有HDMI OUT接口的PC機(jī)（例如筆記本），通過(guò)HDMI數(shù)據(jù)線將PC機(jī)HDMI OUT接口連接至HDMI轉(zhuǎn)SDI模塊（廠家：玩視，型號(hào)：3G HDMI TO SDI Audio）INPUT接口，PC機(jī)HDMI OUT接口用作圖像輸出。通過(guò)SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI IN接口連接至HDMI轉(zhuǎn)SDI模塊的OUTPUT接口。


通過(guò)SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI OUT接口連接至SDI轉(zhuǎn)HDMI模塊（廠家：玩視，型號(hào)：3G SDI TO HDMI Audio）的INPUT接口，再通過(guò)HDMI數(shù)據(jù)線將一臺(tái)HDMI顯示屏連接至SDI轉(zhuǎn)HDMI模塊的OUTPUT接口，HDMI顯示屏用作圖像顯示。

  o' |; D: u$ R* _, Z/ R
  S, d4 M1 T$ x4 ~* F# G
" M; w) I, |4 }; x
​
4 a. W# V& R4 s. r. U# b, G, u# _
3 g! ~" F, Z" o) \! d0 O  T
​
* s4 V6 t0 Y9 k
+ B/ }) L( {- d4 @, i* Y
" j2 X. V9 D% J! T0 V4 ~) |
, a4 {& E7 {$ Q( O( z" J- Z
運(yùn)行程序，即可看到串口調(diào)試終端打印如下信息，然后在PC機(jī)的顯卡設(shè)置（或圖形屬性）中，按照下圖設(shè)置HDMI分辨率為1920x1080、刷新率為60pHz。

, n2 A7 v9 g( ]  l
​
( K7 f# d4 ^! R) _
$ n+ p" q% ~% B; e2 c4 ~

6 C& X0 O% U7 j! h  J+ C' n
6 i5 S$ [4 n* \2 h4 |9 ~6 G# t​


; O/ h7 c( Y! Y1 {此時(shí)，HDMI顯示屏將顯示PC機(jī)HDMI OUT接口輸出的圖像。
​
4 f. M3 E$ l: l0 ]
* T# {+ W' Z$ Y- O& d9 X# s) H$ H
​

3 t  M) G8 B! V0 N" @
●關(guān)鍵代碼(MicroBlaze)
+ g' {7 ]3 i7 ~3 e5 g! J7 J- `
" w; g+ z& S; \+ W$ X2 sMicroBlaze裸機(jī)源碼為"sw\baremetal_demo\project\sdi_capture_display\src\"，關(guān)鍵代碼說(shuō)明如下。
4 i$ o3 K8 l, K5 d1 c4 f
; i( P' q$ M: b4 Z/ A8 y9 k
. d, ~0 }  J# {. y' f2 p(1) 初始化VDMA，將采集到的視頻數(shù)據(jù)緩存至DDR，并將視頻數(shù)據(jù)搬運(yùn)至AXI4-Stream to Video Out IP核，再進(jìn)行SDI視頻輸出。
​
● IP核配置

1 VDMA IP核
5 z- C' m9 K0 A
5 u/ C, G. z- W. g本案例使用VDMA IP核進(jìn)行視頻數(shù)據(jù)緩存。
* P) c3 H6 W6 B: h, F# gVDMA(AXI Video Direct Memory Access) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的pg020_axi_vdma.pdf，具體配置說(shuō)明如下。
4 X. x0 d! U! {  d- \8 Y（1） Frame Buffer配置為3個(gè)。
' z0 W$ F/ p# z7 O! n（2） Write Burst Size、Read Burst Size均配置為16。
（3） 讀通道的Stream Date Width配置為24。
（4） 讀/寫通道的Line Buffer Depth均配置為1024。
! w0 b" s& K# d​

2 p8 `8 i8 A  m+ O, G
（5） 點(diǎn)擊Advanced，保持默認(rèn)配置，即可避免VDMA同時(shí)讀寫同一個(gè)Buffer，造成視頻數(shù)據(jù)傳輸亂碼。
+ n  A; C& i, \* {9 R# j6 H

​

& l5 U: h4 t# O
2 Video In to AXI4-Stream IP核

* Y) D' Y. P% s* o8 _1 ^  s& b! k本案例使用Video In to AXI4-Stream IP核將并行視頻信號(hào)轉(zhuǎn)換為AXI4-Stream視頻流。
# J: h: A; g: U. T. n/ c+ a8 N
  e7 m1 }: O" X# @" n
0 K* r* h+ V; }" d( uVideo In to AXI4-Stream IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg043_v_vid_in_axi4s.pdf》，具體配置說(shuō)明如下。
" I4 w* y2 t* i: R: ~

9 p2 B3 C, w: r' K& R（1） 視頻格式配置為YUV 4:2:2。
4 O: _1 q: x# A/ e4 Z7 C（2） 數(shù)據(jù)位寬配置為10bit。
（3） Clock Mode配置為Independent（獨(dú)立時(shí)鐘）。
​

8 P; k, ^& c8 C+ @, \, `3 C, n% w
% k" m2 D. ^' l; E2 l# U, K

3 AXI4-Stream to Video Out IP核

本案例使用AXI4-Stream to Video Out IP核將AXI4-Stream視頻流轉(zhuǎn)化為并行視頻信號(hào)。
' t- f8 y) O2 |$ U0 MAXI4-Stream to Video Out IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg044_v_axis_vid_out.pdf》，具體配置說(shuō)明如下。
（1） 視頻格式配置為YUV 4:2:2。
（2） 數(shù)據(jù)位寬配置為10bit。
（3） Clock Mode配置為Independent（獨(dú)立時(shí)鐘）。
$ N" A$ e4 t' E​


4 VTC IP核

本案例使用VTC IP核產(chǎn)生用于視頻輸出的時(shí)序。
# f! \' m; s! K' k2 q8 l( T+ K2 zVTC(Video Timing Controller) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg016_v_tc.pdf》，具體配置說(shuō)明如下。
$ h9 b- L  f- p( s9 |3 f（1） 點(diǎn)擊Detection/Generation，確保不勾選"Include AXI4-Lite Interface"及"Enable Detection"。
7 j4 l, p" ]2 Y' N

​
" g* w3 z0 D7 v5 p  m: X

（2） 點(diǎn)擊Default/Constant，Video Mode設(shè)為1080p，其余配置保持默認(rèn)。
​
# b1 G) B3 s1 W  b0 E# q
/ P( D( M/ K6 h: I: f/ e& e
5 W# a" t6 O- D+ k9 b. @5 Clocking Wizard IP核

本案例使用Clocking Wizard IP核產(chǎn)生用于視頻輸出的像素時(shí)鐘（148.5MHz，對(duì)應(yīng)1080P60）。
: a; l9 Q) g) [$ {7 E8 W6 d# a1 jClocking Wizard IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg065-clk-wiz.pdf》，具體配置如下。
/ Z. V& N1 K2 t( }  U; Q% F​
0 P$ V+ u/ Z" r: _1 v# A0 U5 _& I
4 }+ C1 v- a  q* t! b

% c% E9 s3 A  k- Y8 I* c
3 A$ }; L* U1 {$ @  [# ^●Vivado工程說(shuō)明

點(diǎn)擊BLOCK DESIGN開發(fā)界面下的"Address Editor"選項(xiàng)，可查看IP核分配的地址，MicroBlaze可通過(guò)對(duì)應(yīng)地址對(duì)IP核進(jìn)行控制。
  f4 A$ @9 R2 x. @5 B' K* i​

1 l7 N% \1 x8 {2 C1 ^) [
0 @/ u0 }* c9 ?$ Y+ u2 xVivado工程頂層文件為"hw\project\sdi_capture_display.srcs\sources_1\imports\hdl\sdi_capture_display.v"，關(guān)鍵代碼說(shuō)明如下。


（1） 定義模塊接口。
% R) I3 C3 A* t​
8 c+ `# {) H# L+ o

2 D) P$ s: ?, W/ \& [/ d  Z. l（2） 使用STARTUPE2原語(yǔ)輸出復(fù)位信號(hào)。
0 M) T3 g9 L# s- W" w/ b9 _​
& b, Z- ^% u1 y6 t5 |6 _



（3） 調(diào)用Block Design。
​
# L5 U2 R9 `* t& t7 E8 S

/ q. Q3 ^7 ?7 }7 W2 O2 S3 v​

' h# y; O# P2 ?8 V: f
6 V& F4 ], ?% Z