DSP + ZYNQ核心板，是如何實(shí)現(xiàn)核間通訊呢？|基于DSP + ZYNQ評估板TL6678ZH-EVM

peng85246

上篇推文為大家介紹了創(chuàng)龍科技(Tronlong)最新推出的DSP + ZYNQ評估板TL6678ZH-EVM，由核心板和底板構(gòu)成，核心板(SOM-TL6678ZH)集成了C6678和Zynq-7045/7100兩款不同架構(gòu)的處理器。
; }1 P' M' a; E3 ]- G; b

那么這款DSP + ZYNQ核心板，是如何實(shí)現(xiàn)核間通訊呢？
  x9 V0 R7 c8 W
8 k9 j3 L. ~! a3 K& B
​

1 g  a$ f$ H' z- `! g
核心板簡介
5 J) L# h& s! @$ J5 ISOM-TL6678ZH是一款基于TIKeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點(diǎn)/浮點(diǎn)DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計的高端異構(gòu)多核工業(yè)級核心板。TMS320C6678每核心主頻可高達(dá)1.25GHz，XC7Z045/XC7Z100集成PS端雙核ARM Cortex-A9 + PL端Kintex-7架構(gòu)28nm可編程邏輯資源。核心板內(nèi)部DSP與ZYNQ通過SRIO通信總線連接，并通過工業(yè)級高速B2B連接器引出千兆網(wǎng)口、PCIe、HyperLink、EMIF16、USB、CAN、UART、GTX等通信接口。
# @) ~$ F4 }$ L% M( z: l​
1 E4 e  s5 F' _8 B& F( U​
" A) y/ a' @7 S: h; k. \


6 c6 _" V% W  ~/ D9 |  R! J
) V2 ?9 q2 a3 X: s; y- i  R本文主要介紹DSP + ZYNQ基于SRIO的通信案例。
2 }5 m8 F4 f7 O* o案例源碼、產(chǎn)品資料（用戶手冊、核心板硬件資料、產(chǎn)品規(guī)格書）可點(diǎn)site.tronlong.com/pfdownload。
% S, R. ?* u. ]( n
9 k$ j2 }" z7 \/ T; X  c
& ~+ F' e& z/ C1 `2 i2 C

* \& _: b9 u' m4 [# C1 SRIO簡介SRIO(Serial Rapid I/O)是高速串行RapidIO通信接口，常用于DSP與DSP、DSP與FPGA之間的數(shù)據(jù)高速傳輸。SRIO引腳占用數(shù)量少，支持多點(diǎn)傳輸，速率可配置為1.25Gbps、2.5Gbps、3.125Gbps和5Gbps。
/ G2 d! r, }( B; ySRIO包含三層結(jié)構(gòu)協(xié)議，即物理層、傳輸層、邏輯層。
' [2 S9 q5 B7 U" s（1） 邏輯層：定義包的類型、大小、物理地址、傳輸協(xié)議等必要配置信息。
（2） 傳輸層：定義包交換、路由和尋址規(guī)則，以確保信息在系統(tǒng)內(nèi)正確傳輸。
/ D6 b& H- _& l- K  c（3） 物理層：包含設(shè)備級接口信息，如電氣特性、錯誤管理數(shù)據(jù)和基本流量控制數(shù)據(jù)等信息。
3 ^* u; `0 O  V  j# Y2 N$ QRapidIO體系結(jié)構(gòu)如下：
' k) R3 i* x5 a: n6 A

# W7 T4 ]) r5 z# [
) f9 c, M4 |! B- y
​
​

$ v, Q8 K% K1 v  |% `& {
2 SRIO通信案例



  @# O. l- [; h5 [2.1 關(guān)鍵代碼2.3.1 DSP工程（1） 程序配置說明。
. V6 E2 S" x! w9 l$ \​



( n# u6 P) k: J. I2 E4 s
  T, p+ b5 t8 ~& l, n  c$ ~$ `/ Q

6 i5 L) X) t$ r7 n, @# L) u（2） 使能SRIO PSC，初始化SRIO子系統(tǒng)，SRIO通信測試。
8 r" z& E6 G& H( q9 m
0 V. r! B% Y- P$ [: G
​


7 y) R" k+ a# I! _( o


( S9 G% e3 e8 a& V
& ]" u( T0 i7 \% w4 A. ?; t​
0 g3 y" `( t& p$ t9 V



​
2 ?, I, B+ @; T. z
" Z9 M- |/ q$ j/ B1 f
- V1 S- m! j# J# N5 ^
7 {; S) Z4 {8 V: i& c

2 P) M3 f# j. q
（3） 以NWRITE + NREAD和SWRITE + NREAD模式進(jìn)行SRIO通信測試，單次讀寫大小為transfer_size，單位為Byte。w_format_type寫格式類型在main函數(shù)中調(diào)用srio_test()傳入。


6 r. O1 w: @& @. \

7 \4 M" R  z# P​

2 O' l7 T, ~* j/ P: F
: D( Q2 ?* K2 T


5 ^9 \4 F% I+ F8 ]
（4） SRIO寫測試流程。
, E2 W; g  W4 H5 J5 O9 b6 ^% X  ?
; L' [1 i2 n( X& X  r# E3 g7 I


​
​
5 b! V3 E, k# \* ]# T; x7 r' `​


9 q4 m, w' w; h$ w- m

3 n3 i  c" G5 O9 T

（5） SRIO讀測試流程。

* J+ O# `! G8 x& Y- D9 j


9 H& K4 W5 i" u7 A​
9 u- y2 p& m% Z6 A; X​
​



2 v" y  @& ^/ D

7 {/ `( Y1 e4 k' e( H" F
( V9 R4 y0 _# I

2.3.2 ZYNQ工程（1） 端口定義。
( b+ E" D$ l! e6 O; c/ F9 [


3 H7 y5 p  C* d, Y& w
​


. ~! y/ e9 c9 Q& r- h' v
3 i" z. |. D# E% k
1 j- L9 K0 k0 E& b  ~  C

  y( l4 ]. L7 d" B* e9 w' k$ _（2） 使用STARTUPE2原語提供的EOS作為系統(tǒng)復(fù)位信號,CFGMCLK(65MHz)作為系統(tǒng)時鐘。


6 `) t( n: a+ e  a
5 _& d# R& }2 u
$ k& y! Q  d( o: a​
# s. q$ d0 o9 X- E4 {3 ^6 |7 t





2 c- ~  P2 x, A9 ^（3） 例化Serial RapidIO Gen2 IP核。
  L5 a$ F* Z$ k) n; Y
; y$ K7 `. [% y4 d7 u
/ \! r4 t% Y  g# F/ r4 G  R

7 O$ l* `( E/ V+ Y# N* G  {​

( [2 Q0 u) _$ b  g

+ m3 S1 S& U: r9 q. y
' x& e7 Q, ?) ?( B* ]
4 |' p  w* ^# m) m/ M* h
) P- N2 f" x4 @% u
  j/ S& H3 F+ }& I9 g: n0 x
​
! J0 w8 P9 k2 @. u



; r. F# V) C, w5 N# O" n- Q5 k$ c

​

+ {' v$ e- V7 _, r

+ T! h4 b5 x$ M! Y2 }' q
$ \7 `1 d) H+ V1 F

) h- p( Q% _; E* P% @2 c3 V% [其中Serial RapidIO Gen2 IP核輸出的log_clk為125MHz。
8 ~! O5 G% A/ }+ K9 ]" t. c
1 U' ]1 X$ {6 u& v/ A, P  }9 V
2 `, }7 `: W+ G! [" x: t/ }

# v, I6 b, ]% d3 t& o, _​
& @% a: x' Q. k7 N+ m: U, @



% L8 R- `4 ]  ^1 @7 o1 L
4 O8 `# m6 N; p" p
（4） 調(diào)用srio_response_gen模塊，其接口與Serial RapidIO Gen2 IP核連接。
$ U- p2 t$ J) f: f% ~


6 h3 K' A6 x) n6 q, ^
​
/ |% E) h8 O8 z* C) ^* \# I- T


/ x6 j7 y6 B' j9 u/ i3 a4 V5 W
/ f+ C( l, I$ g5 z- }" k( |​
​


SRIO詳細(xì)開發(fā)說明請參考產(chǎn)品光盤“6-開發(fā)參考資料\TI官方參考文檔\”目錄下的《Serial Rapid IO (SRIO) User Guide.pdf》文檔。
備注：關(guān)于本案例涉及的IP核、模塊的配置詳細(xì)說明，可下載產(chǎn)品資料進(jìn)行查看。



$ d7 {9 n( i, V- Q  b) X2.2 案例功能評估板DSP端和ZYNQ PL端進(jìn)行SRIO通信測試，并統(tǒng)計讀寫速率。評估板DSP端作為Initiator，評估板ZYNQ PL端作為Target。SRIO默認(rèn)配置為x4模式，每個通道速率5Gbps，并分別使用NWRITE + NREAD和SWRITE + NREAD模式進(jìn)行測試。ZYNQ PL端使用一個36Kbit的BRAM作為設(shè)備存儲空間，將DSP端發(fā)送的過來數(shù)據(jù)儲存至BRAM。
  D$ a$ w: p4 w2.3 案例測試先加載運(yùn)行ZYNQ PL端程序，再運(yùn)行DSP端程序，CCS Console窗口將打印測試結(jié)果。
NWRITE + NREAD模式：NWRITE= 12.50Gbps  NREAD= 7.74Gbps
SWRITE + NREAD模式：SWRITE= 12.49Gbps   NREAD= 7.74Gbps
5 H# k* I/ y' F: V) V備注：由于寫測試僅統(tǒng)計發(fā)送數(shù)據(jù)至SRIO FIFO的時間，讀測試統(tǒng)計發(fā)送讀請求并等待Target發(fā)送數(shù)據(jù)完成的時間，因此寫速率將比讀速率高。
( {# {$ \1 @: I, Z# W
3 c) _! p7 Y- m; N. R$ H
0 }2 ~" O( n$ }3 h
) p  r3 v" g  S
2 V, J  x1 @) J7 l% F, s​
8 `$ E$ N- D1 v+ E& \4 q: n% G" e4 w

, X" B3 h2 U& U1 ^
( J' g3 R) _) I$ _( T
3 m6 Z# r9 K* H- F3 s
! X' p0 u0 y1 z

+ I) m; r: j& m% R% N/ Q7 b​
& S7 e2 z: L" t! A, m$ x# x​



! W/ c. w- ?/ \

L森畾

功能能性替代6678的國產(chǎn)多核定點(diǎn)和浮點(diǎn)數(shù)字處理器，國產(chǎn)替代是趨勢，需要的聯(lián)系QQ:191321088

黑夜中

感謝分享。

61ddba56cff68

6666666666